직접접합 Si₃N₄∥SiO₂ 실리콘 기판상의 선행가열에 의한 보이드결함 제거
Eliminating Voids using a Fast Linear Annealing in Direct Bonded Si/Si₃N₄∥
SiO₂/Si Wafer Paires

정영준, 송오성
서울시립대학교 신소재공학과
(tjswh79@sidae.uos.ac.kr)

1. 서론
이중 재료를 직접접합한 기판상은 MEMS 공정의 증가와 새로운 SOI 기판의 수요 증가로 필요하다. 이중재료는 동중재료의 직접접합과 달리 서로 다른 열팽창계수와 격자간격에 의해 쉽게 열차리 공정중 보이드의 발생이 가능하며 이는 최종제품의 수율에 치명적인 영향을 미친다. 선행가열법(PLA)은 기존의 기판전면에 균일한 열을 가하는 전기로, 폐쇄열처리(RTA)가 아닌 하나의 할로겐 램프를 포물선 모양의 반사경으로 접속하여 고밀도 선행열원을 만들고 이를 기판상의 한쪽 에지에서 다른 에지로 0.2 mm/s의 속도로 주사시키는 방법이다. 이러한 선행가열법은 비교적 저온인 500 ℃이하로 표면온도를 유지하면서 thermal resistivity가 큰 보이드 부분에서는 길이 작은 부위부터 국부적으로 고온에 도달하여 가속물질 이동을 일으켜 보이드를 제거하면서 완벽한 접합을 용이하게 하는 특징이 있다.

2. 실험방법
가법상태에서 이미 보이드가 발생한 이중재료층을 가진 Si/Si₃N₄∥SiO₂/Si 구조의 실리콘 기판상 을 선행가열법으로 3차례 반복 주사시키면서 IR 카메라를 이용하여 PLA 처리에 따른 보이드 결함의 변화를 확인하였다.

3. 실험결과 및 토의
선행 열처리 횟수에 따라 원형 보이드는 동심원으로 자아지면서 3회 처리 후 완전히 제거되었다. 전산모사에 의한 확인결과 이러한 현상은 선행열처리 특유의 온도구배에 따라 보이드 결함부의 thermal resistivity가 증가함에 따라 가능하였으며 선행열처리기후 효과적으로 활용하면 rework 없이 이중, 동중 재료의 기존 보이드를 저온에서 제거하는 공정을 진행하여, SOI 기판상의 제조에 있어서 수율증가가 획기적으로 가능하였다.