Analysis of Electrical Characteristics of High-Density Trench Gate Power DMOSFET Utilizing Self-Align and Hydrogen Annealing Techniques

자기 정열과 수소 어닐링 기술을 이용한 고밀도 트랜치 게이트 전력 DMOSFET의 전기적 특성 분석

  • 박훈수 (위덕대학교 인터넷IT공학부) ;
  • 김종대 (한국전자통신연구원) ;
  • 김상기 (한국전자통신연구원) ;
  • 이영기 (위덕대학교 인터넷IT공학부)
  • Published : 2003.10.01


In this study, a new simplified technology for fabricating high density trench gate DMOSFETs using only three mask layers and TEOS/nitride spacer is proposed. Due to the reduced masking steps and self-aligned process, this technique can afford to fabricate DMOSFETs with high cell density up to 100 Mcell/inch$^2$ and cost-effective production. The resulting unit cell pitch was 2.3∼2.4${\mu}$m. The fabricated device exhibited a excellent specific on-resistance characteristic of 0.36m$\Omega$. cm$^2$ with a breakdown voltage of 42V. Moreover, time to breakdown of gate oxide was remarkably increased by the hydrogen annealing after trench etching.


DMOSFET;On-resistance;Trench gate;Self-aligned


  1. IEEE Transaction on Electron Devices v.ED-44 no.7 The behavior of high current density power MOSFETs L.Evans;G.Amaratunga
  2. 전기전자재료학회논문지 v.14 no.7 스마트 파워 IC를 위한 P+ Driver 구조의 횡형 트랜치 IGBT 문승현;강이구;성만영;김상식
  3. 전기전자재료학회논문지 v.13 no.5 레치업 특성의 개선과 고속 스위칭 특성을 위한 다중 게이트 구조의 새로운 LIGBT 강이구;성만영
  4. Proceeding of ISPSD Ultra-low Rdon 12V p-channel trench MOSFET D.Kinzer;D.Asselanis;R.Carta
  5. 전기전자재료학회논문지 v.15 no.3 고내압 특성을 위한 진성영역과 트랜치 구조를 갖는 베이스 저항 사이리스터 강이구;성만영
  6. Proceeding of ISPSD High-density ultra-low Rdson 30V n-channel trench FETs For DC/DC converter applications R.Sodhi
  7. IEEE Transaction on Electron Devices v.ED-34 no.7 An ultra-low on-resistance power MOSFET fabricated by using a fully self-aligned process D.Ueda;H.Takagi;G.Kano
  8. 한국재료학회논문지 v.6 no.4 트랜치 식각시 식각 방지막의 형성과 이들이 결함 생성에 미치는 영향 이주욱;김상기
  9. Proceeding of IEDM A 1 million-cell 2.0㏁ 30V trench FET utilizing 32 Mcell/in2 density with distributed voltage clamping R.K.Williams;W.Grabowski;M.Darwish;M.Chang;H.Yilmaz;K.Owyang