고성능, 저전력 임베디드 비디오 프로세서를 위한 YUV 인식 명령어의 시뮬레이션

Simulation of YUV-Aware Instructions for High-Performance, Low-Power Embedded Video Processors

  • 김철홍 (전남대학교 전자컴퓨터공학부) ;
  • 김종면 (울산대학교 컴퓨터정보통신공학부)
  • 발행 : 2007.10.31

초록

멀티미디어 응용과 무선통신 네트워크의 발전 속도가 급속하게 빨라짐에 따라 고성능, 저전력 멀티미디어 처리기술에 대한 소비자의 요구가 급증하고 있다. 이에 본 논문은 고성능, 저전력 임베디드 비디오 프로세서를 위한 YUV (Y: 휘도신호, U, V: 색차신호) 인식 명령어를 제안하고자 한다. 기존의 멀티미디어 전용 명령어 (e.g., MMX, SSE, VIS, AltiVec)는 일반적인 서브워드 병렬 기법을 이용하여 적당한 성능향상을 꾀하는 반면, 제안하는 YUV 인식 명령어는 두 쌍의 16-bit YUV (6-bit Y, 5-bits U, V) 데이타를 32-bit 레지스터에 저장하여 동시에 처리함으로써 칼라 비디오 처리 성능을 효율적으로 향상시킬 수 있다. 또한 데이타 포맷 사이즈를 줄임으로써 전체 시스템의 비용을 절감할 수 있다. 임베디드 슈퍼 스칼라 프로세서에서 모의 실험한 결과, YUV 인식 명령어 기반 프로그램은 baseline 프로그램에 비해 3.9배 성능 향상을 보인 반면, 동일한 프로세서 환경에서 Intel의 대표적인 멀티미디어 명령어인 MMX기반 프로그램은 baseline 프로그램보다 단지 2.1배의 성능 향상을 보인다. 또한 YUV 인식 명령어는 멀티미디어 애플리케이션에 대해 평균 75.8% 소모 에너지를 감소시킨 반면, MMX는 단지 54.8%의 소모 에너지를 감소시키는 결과를 보인다.

참고문헌

  1. A. Peleg and U. Weiser, 'MMX Technology Extension to the Intel Architecture,' IEEE Micro, Vol.16, No.4, pp. 42-50, Aug. 1996
  2. S. K. Raman, V. Pentkovski, and J. Keshava, 'Implementing Streaming SIMD Extensions on the Pentium III Processor,' IEEE Micro, Vol.20, No.4, pp. 28-39, 2000
  3. R. B. Lee, 'Subword Parallelism with MAX-2,' IEEE Micro, Vol.16, No.4, pp. 51-59, Aug. 1996
  4. M. Tremblay, J. M. O'Connor, V. Narayanan, and L. He, 'VIS Speeds New Media Processing,' IEEE Micro, Vol.16, No.4, pp. 10-20, Aug. 1996
  5. H. Nguyen and L. John, 'Exploiting SIMD Parallelism in DSP and Multimedia Algorithms using the AltiVec Technology,' in Proc. Intl. Conf. on Supercomputer, pp. 11-20, June 1999
  6. K. N. Plataniotis and A. N. Venetsanopoulos, Color Image Processing and Applications, Springer Verlag, 2000
  7. N. Slingerland and A. J. Smith, 'Measuring the Performance of Multimedia Instruction Sets,' IEEE Trans. on Computers, Vol.51, No.11, pp. 1317-1332, Nov. 2002 https://doi.org/10.1109/TC.2002.1047756
  8. R. C. Gonzalez and R. E. Woods, Digital Image Processing, 2nd Ed., Prentice Hall, 2002
  9. J. Suh and V. K. Prasanna, 'An Efficient Algorithm for Out-of-core Matrix Transposition,' IEEE Trans. on Computers, Vol.51, No.4, pp. 420-438, April 2002 https://doi.org/10.1109/12.995452
  10. D. Burger, T. M. Austin, and S. Bennett, 'Evaluating future micro-processors: the SimpleScalar tool set,' Tech. Report TR-1308, Univ. of Wisconsin-Madison Computer Sciences Dept., 1997
  11. D. Brooks, V. Tiwari, and M. Martonosi, 'Wattch: A framework for architectural-level power analysis and optimizations,' in Proc. of the IEEE Intl. Symp. on Computer Architecture, pp. 83-94, June 2000
  12. V. Tiwari, S. Malik, and A. Wolfe, 'Compilation Techniques for Low Energy: An Overview,' in Proc. of the IEEE Intl. Symp. on Low Power Electron., pp. 38-39, Oct. 1994