고성능 HEVC 부호기를 위한 루프 내 필터 하드웨어 설계

DOI QR코드

DOI QR Code

박승용;임준성;류광기
Park, Seungyong;Im, Junseong;Ryoo, Kwangki

  • 투고 : 2015.12.31
  • 심사 : 2016.02.03
  • 발행 : 2016.02.29

초록

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 부호기를 위한 루프 내 필터의 효율적인 하드웨어 구조를 제안한다. HEVC는 양자화 에러가 발생하는 복원 영상에서 화질을 향상시키기 위해 디블록킹 필터와 SAO(Sample Adaptive Offset)으로 구성된 루프 내 필터를 사용한다. 그러나 루프 내 필터는 추가적인 연산으로 인하여 부호기와 복호기의 복잡도가 증가되는 원인이 된다. 제안하는 루프 내 필터 하드웨어 구조는 수행 사이클 감소를 위해 디블록킹 필터와 SAO를 3단 파이프라인으로 구현되었다. 또한 제안하는 디블록킹 필터는 6단 파이프라인 구조로 구현되었으며, 효율적인 참조 메모리 구조를 위해 새로운 필터링 순서로 수행된다. 제안하는 SAO는 화소들의 처리를 간소화하며 수행 사이클을 감소시키기 위해 한번에 6개의 화소를 병렬 처리된다. 제안하는 루프 내 필터 하드웨어 구조는 Verilog HDL로 설계되었으며, TSMC $0.13{\mu}m$ CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 131K개의 게이트로 구현되었다. 또한 164MHz의 동작 주파수에서 4K@60fps의 실시간 처리가 가능하며, 최대 동작 주파수는 416MHz이다.

키워드

HEVC 부호기;루프 내 필터;디블록킹 필터;적응적 샘플 오프셋;하드웨어 설계

참고문헌

  1. G. J. Sullivan, J.-R., W.-J. Han, and T. Wiegand, "Overview of the High Efficiency Video Coding (HEVC) Standard," IEEE Trans. Circuits Syst. Video Technol., vol. 22, no. 12, pp. 1649-1668, Dec. 2012. https://doi.org/10.1109/TCSVT.2012.2221191
  2. W.-J. Han, J. Min, I.-K. Kim, E. Alshina, A. Alshin, T. Lee, J. Chen, V. Seregin, S. Lee, Y. M. Hong, M.-S. Cheon, N. Shlyakhov, K. McCann, T. Davies, and J.-H. Park, "Improved Video Compression Efficiency Through Flexible Unit Representation and Corresponding Extension of Coding Tools," IEEE Trans. Circuits Syst. Video Technol., vol. 20, no. 12, pp. 1709-1720, Dec. 2010. https://doi.org/10.1109/TCSVT.2010.2092612
  3. J. Yang, G. Won, B. Jun, "In-loop Filtering in HEVC," The Magazine of the IEEK, vol.38, no.8, Aug. 2011.
  4. I.-K. Kim, K. McCann, K. Sugimoto, B. Bross, and W.-J. Han, High Efficiency Video Coding (HEVC) Test Model 11 (HM11) Encoder Description, document JCTVCM1002, Apr. 2013.
  5. C.-M. Fu, C.-Y. Chen, C.-Y. Tsai, Y.-W. Huang, and S. Lei, CE13: Sample Adaptive Offset with LCU-Independent Decoding, document JCTVC-E049, Mar. 2011.
  6. J.-R. Ohm, G. J. Sullivan, H. Schwarz, T. K. Tan, and T. Wiegand, "Comparison of the Coding Efficiency of Video Coding Standards-Including High Efficiency Video Coding (HEVC)," IEEE Trans. Circuits Syst. Video Technol., vol. 22, no. 12, pp. 1669-1684, Dec. 2012. https://doi.org/10.1109/TCSVT.2012.2221192
  7. W. Shen, Q. Shang and S. Shen, "A High-Throughput VLSI Architecture for Deblocking Filter in HEVC," IEEE ISCAS, May 2013.
  8. M. Mody, H. Garud, S. Nagori, and D. K. Mandal, "High Throughput VLSI Architecture for HEVC SAO Encoding for Ultra HDTV," Circuits and Systems (ISCAS), 2014 IEEE International Symposium on, pp. 2620-2623, Jun. 2014.
  9. J. Park, K. Ryoo, "Hardware Design of High Performance HEVC Deblocking Filter for UHD Videos," Journal of the Korea Institute of Information and Communication Engineering, vol. 19, no. 1, pp. 178-184, Dec. 2015. https://doi.org/10.6109/jkiice.2015.19.1.178
  10. H. Cho, K. Ryoo, "Low Area Hardware Design of Efficient SAO for HEVC Encoder," Journal of the Korea Institute of Information and Communication Engineering, vol. 19, no. 1, pp. 169-177, Jan. 2015. https://doi.org/10.6109/jkiice.2015.19.1.169

과제정보

연구 과제 주관 기관 : IITP(Institute for Information and Communication Technology Promotion)