• Broadcasting and Media Magazine
• /
• v.20 no.2
• /
• pp.64-71
• /
• 2015

웨어러블 디바이스 시장은 현재 스마트 워치를 중심으로 급속히 성장하고 있다. 웨어러블 디바이스는 심장 박동수 등 헬스케어 정보를 스마트워치나 스마트밴드의 헬스센서를 통해 얻고, 이 내용을 스마트 폰이나 서버로 전송하는 기능을 수행한다. 그리고 웨어러블 디바이스를 통해 자동차 또는 스마트폰의 메시지 통신과 통화기능까지 수행하고 있다. 현재 웨어러블 디바이스 중 하나인 스마트 글래스도 세계의 여러나라에서 개발을 시작했으며, 구글 글래스 출시 이후에 스마트 글래스의 일반인의 관심이 높아지기 시작했으며, 두 손이 자유로운 이동환경에서 동영상 촬영이나 인터넷이나 사물인터넷 통신이 가능케 하고 있다. 웨어러블 MPEG 국제표준기술은 웨어러블 기기의 가장 중요한 특징을 기초로 하고 있다. 그 중요한 특징은 웨어러블 기기에서 키보드를 사용할 수 없다는 것이다. 웨어러블 디바이스를 사용하는데 제스처, 보이스 명령어를 이용하게 되고, 이 명령어로 멀티미디어 콘텐츠를 제어하는 것이 중요한 요소기술이다. 전세계 웨어러블 디바이스 제조사 입장에서는 스마트폰 또는 다른 웨어러블 디바이스와 통신을 위해 멀티미디어 응용 어플리케이션에 대하여 상호 통신이 가능한 메타데이터 정합표준이 필요하다. 이와 관련된 파일포맷정보의 국제표준화가 시급한 상황이다. 상호 통신을 위해 웨어러블 디바이스에서 사용자로 전달되는 명령어체계는 크게 제스처 명령어, 보이스 명령어와 터치 명령어로 나눌 수 있다. 웨어러블 MPEG 국제표준기술 중에서 멀티미디어 통신과 제스처인식 분야에서는 세가지의 명령어 집합을 기준으로 웨어러블 디바이스의 멀티미디어 콘텐츠를 제어하는 것이 중요한 부분이다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.35 no.7
• /
• pp.305-317
• /
• 2008

As a mobile computing environment is rapidly changing, increasing user demand for multimedia-over-wireless capabilities on embedded processors places constraints on performance, power, and sire. In this regard, this paper proposes color media instructions (CMI) for single instruction, multiple data (SIMD) parallel processors to meet the computational requirements and cost goals. While existing multimedia extensions store and process 48-bit pixels in a 32-bit register, CMI, which considers that color components are perceptually less significant, supports parallel operations on two-packed compressed 16-bit YCbCr (6 bit Y and 5 bits Cb, Cr) data in a 32-bit datapath processor. This provides greater concurrency and efficiency for YCbCr data processing. Moreover, the ability to reduce data format size reduces system cost. The reduction in data bandwidth also simplifies system design. Experimental results on a representative SIMD parallel processor architecture show that CMI achieves an average speedup of 6.3x over the baseline SIMD parallel processor performance. This is in contrast to MMX (a representative Intel's multimedia extensions), which achieves an average speedup of only 3.7x over the same baseline SIMD architecture. CMI also outperforms MMX in both area efficiency (a 52% increase versus a 13% increase) and energy efficiency (a 50% increase versus an 11% increase). CMI improves the performance and efficiency with a mere 3% increase in the system area and a 5% increase in the system power, while MMX requires a 14% increase in the system area and a 16% increase in the system power.

• Proceedings of the Korean Information Science Society Conference
• /
• /
• pp.499-501
• /
• 2004

본 논문에서 제안하는 웹 기반 멀티미디어 공동 작업 환경에서의 오류 문제를 위한 동시성 제어란 모든 시스템에 분산 시계를 설정하고 명령어에 분산 시계에서 받은 생성 시간(issuing time)을 실어 순서화 분산된 다른 시스템에게 명령어의 발생과 발생 시간을 알린다 발생된 명령어는 자신의 명령어를 먼저 실행하고, 다른 곳에서 도착한 명령어의 시간 값이 다를 경우에만 뷰를 재 생성한다. 이를 통해 비록 네트워크를 통한 동시성 제어 부담을 간접적으로 제거하고 사용자에서의 반응성을 증진시켰다. 즉, 오류 발생 시에 오류도 하나의 명령어로 취급하고 명령어와 오류가 동시에 발생할 시에 명령어를 순서화해 주는 문제에 대한 시스템을 기술한다.

• Proceedings of the IEEK Conference
• /
• /
• pp.1149-1152
• /
• 1998

멀티미디어 데이터를 아날로그 방식보다는 디지털 방식으로 처리하게 되면 여러 면에서 이득을 볼 수 있다. 멀티미디어 데이터를 디지털 방식으로 처리하는 방법 중 범용프로세서에서 멀티미디어 명령어에 의해 처리하게 되면 flexibility를 증가시키며 효율적으로 프로그램할 수 있다. 본 논문에서는 범용 프로세서 안에서 멀티미디어 데이터를 효율적으로 처리할 수 있는 명령어 집합 구조와 이를 수행할 수 있는 프로세서의 구조를 제안하고 이를 HDL(Hardware Description Language)로 동작레벨에서 기술하고 시뮬레이션 하였다. 제안된 멀티미디어 명령어는 특성에 따라 8개의 그룹에 총 55개의 명령어로 구성되며 64비트 데이터 안에서 각각 8비트의 8바이트, 16비트의 4하프워드, 32비트의 2워드의 부워드(subword) 데이터들을 병렬 처리한다. 모델링된 프로세서는 오픈아키텍쳐(Open Architecture)인 SPARC V.9 의 정수연산장치(Integer Unit)에 기반을 두었으며 하바드 구조를 지닌 5단 파이프라인 RISC 형태이다.

• Journal of the Korea Society of Computer and Information
• /
• v.16 no.10
• /
• pp.11-21
• /
• 2011

This paper introduces an SIMD(Single Instruction Multiple Data) based parallel processor that efficiently processes massive data inherent in multimedia. In addition, this paper implements MMX(MultiMedia eXtension)-type instructions on the data parallel processor and evaluates and analyzes the performance of the MMX-type instructions. The reference data parallel processor consists of 16 processors each of which has a 32-bit datapath. Experimental results for a JPEG compression application with a 1280x1024 pixel image indicate that MMX-type instructions achieves a 50% performance improvement over the baseline instructions on the same data parallel architecture. In addition, MMX-type instructions achieves 100% and 51% improvements over the baseline instructions in energy efficiency and area efficiency, respectively. These results demonstrate that multimedia specific instructions including MMX-type have potentials for widely used many-core GPU(Graphics Processing Unit) and any types of parallel processors.

• Proceedings of the Korea Multimedia Society Conference
• /
• /
• pp.27-32
• /
• 2002

본 논문에서는 NOP 이 차지하는 슬롯에 의미 있는 명령어를 중복 할당하여 자료의존 관계를 해소하고 프로그램 실행 사이클을 단축시키는 명령어 중복 스케줄링 기법을 적용할 수 있는 VLIW 구조인 TiPs(Tiny Processors) 구조를 제안하였으며 TiPs는 회로의 복잡도를 증가시키지 않으면서 실행시간을 단축시켜 가상의 바이패싱 회로를 추가한 효과를 얻을 수 있다. 실험 결과 TiPs에서 명령어 중복 스케줄링 기법을 적용할 경우 8% ～ 25%의 성능 향상 효과가 있음을 알 수 있었다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.13 no.5
• /
• pp.252-259
• /
• 2007

With the rapid development of multimedia applications and wireless communication networks, consumer demand for video-over-wireless capability on mobile computing systems is growing rapidly. In this regard, this paper introduces YUV-aware instructions that enhance the performance and efficiency in the processing of color image and video. Traditional multimedia extensions (e.g., MMX, SSE, VIS, and AltiVec) depend solely on generic subword parallelism whereas the proposed YUV-aware instructions support parallel operations on two-packed 16-bit YUV (6-bit Y, 5-bits U, V) values in a 32-bit datapath architecture, providing greater concurrency and efficiency for color image and video processing. Moreover, the ability to reduce data format size reduces system cost. Experiment results on a representative dynamically scheduled embedded superscalar processor show that YUV-aware instructions achieve an average speedup of 3.9x over the baseline superscalar performance. This is in contrast to MMX (a representative Intel#s multimedia extension), which achieves a speedup of only 2.1x over the same baseline superscalar processor. In addition, YUV-aware instructions outperform MMX instructions in energy reduction (75.8% reduction with YUV-aware instructions, but only 54.8% reduction with MMX instructions over the baseline).

• Proceedings of the Korea Multimedia Society Conference
• /
• /
• pp.502-505
• /
• 2000

본 논문에서는 상태 전이 분석과 연관 마이닝 기법을 이용하여 새로운 침입 탐지 알고리즘인 침입 시나리오 자동 생성 알고리즘(Automatic Generation Algorithm of the Penetration Scenarios : AGAPS)을 개발하고자 한다. 침입을 탐지하기 위하여, 먼저 상태 전이 기법을 이용하여 네트워크를 통해 전달된 명령어들에 대한 상태 테이블을 생성한다. 그리고 연관 마이닝 기법을 이용하여 명령어들의 연관 규칙을발견한 후, 이러한 명령어들이 불법 침입과 관련된 명령어들인지를 판별함으로서 불법 침입 여부를 판단한다.

• Proceedings of the Korean Information Science Society Conference
• /
• /
• pp.55-57
• /
• 2004

DCT(Discrete Cosine Transform)는 현존하는 블록기반 영상 압축 코딩기법의 핵심이 되는 부분이다. 많은 고속 방법이 제안되었으며, 최근 들어 SIMD 병렬구조를 이용한 고속방법들이 제안되고 있다. 본 논문에서는 SIMD명령어를 가지는 프로세서에서 4$\times$4 정수변환의 속도를 최적화하기 위한 알고리즘을 제안한다. 본 논문에서 제안하는 알고리즘은 128비트 SIMD영령어로 확장이 가능하며 비슷한 구조를 가지는 Hadamard 변환에서 적용할 수 있다. 제안하는 방법을 펜티엄4 2.4G에서 구현할 경우 H.264 참조 부호화기의 4$\times$4 정수변환 방법보다 64비트 SIMD 명령어를 사용할 경우 4.34배 128-bit SIMD 명령어를 사용할 경우 6.77배의 성능을 얻을 수 있다.

• The KIPS Transactions:PartA
• /
• v.18A no.3
• /
• pp.99-108
• /
• 2011

Processor technology is currently continued to parallel processing techniques, not by only increasing clock frequency of a single processor due to the high technology cost and power consumption. In this paper, a SIMD (Single Instruction Multiple Data) based parallel processor is introduced that efficiently processes massive data inherent in multimedia. In addition, this paper proposes pixel subword parallel processing instructions for the SIMD parallel processor architecture that efficiently operate on the image and video pixels. The proposed pixel subword parallel processing instructions store and process four 8-bit pixels on the partitioned four 12-bit registers in a 48-bit datapath architecture. This solves the overflow problem inherent in existing multimedia extensions and reduces the use of many packing/unpacking instructions. Experimental results using the same SIMD-based parallel processor architecture indicate that the proposed pixel subword parallel processing instructions achieve a speedup of $2.3{\times}$ over the baseline SIMD array performance. This is in contrast to MMX-type instructions (a representative Intel multimedia extension), which achieve a speedup of only $1.4{\times}$ over the same baseline SIMD array performance. In addition, the proposed instructions achieve $2.5{\times}$ better energy efficiency than the baseline program, while MMX-type instructions achieve only $1.8{\times}$ better energy efficiency than the baseline program.