• Title, Summary, Keyword: 멀티프로세서

Search Result 551, Processing Time 0.037 seconds

Technology and Trend of Parallel Processor (병렬 프로세서 기술 및 동향)

  • Chung, M.K.;Park, S.M.;Eum, N.W.
    • Electronics and Telecommunications Trends
    • /
    • v.24 no.6
    • /
    • pp.86-93
    • /
    • 2009
  • 프로세서는 더 이상 동작 주파수를 높이는 방법이 아닌 다수의 프로세서를 집적하는 멀티프로세서로 기술 발전이 이루어지고 있다. 최근 2, 4, 8개의 프로세서 코어를 넘어 64, 128개 이상의 프로세서를 집적한 대규모 데이터 처리 및 과학 연산용 고성능 프로세서들이 개발되고 있다. 본 문서는 이러한 병렬 프로세싱의 개념 및 병렬 프로세서의 기술을 정리하고 최근 동향과 함께 당면한 문제점들을 기술한다.

Impact of Process Scheduling on Network Performance over Multi-Core Systems (멀티 코어 시스템에서 통신 프로세스의 스케줄링에 따른 성능 분석)

  • Jang, Hye-Churn;Jin, Hyun-Wook
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • /
    • pp.827-829
    • /
    • 2009
  • 현재 멀티 코어 프로세서는 많은 서버에 적용되어 사용되고 있으며, 향후에는 하나의 프로세서 패키지에 포함될 코어의 개수는 계속해서 증가할 것이다. 그러나 현재 운영체제들은 멀티 코어 시스템을 멀티 프로세서 환경과 거의 동일하게 다루고 있으며 아직 멀티 코어 특성을 고려한 성능 최적화 시도는 미흡한 상태이다. 본 논문은 SMP와 NUMA 구조의 멀티 코어 프로세서 환경에서 통신 프로세스와 네트워크 인터럽트의 프로세서 친화도를 변화시키며 네트워크 처리율과 코어의 유휴 자원 양을 정량적으로 분석한다. 측정 결과 프로세서 친화도에 따라 통신 처리율은 크게 변하지 않지만 프로세서 자원의 요구량에는 크게 영향을 주는 것을 보인다. 또한 이러한 프로세서 자원의 영향은 멀티 코어 프로세서의 캐쉬 공유 구조 및 메모리 분산 구조와 밀접한 관계를 갖고 있음을 밝힌다.

  • PDF

Real-Time Task Scheduling Algorithms to Enhance Success Radio in Multiprocessor System (멀티프로세서 시스템에서 실시간 태스크들의 성공률을 개선한 스케줄링 알고리즘)

  • 강호석;김용석
    • Proceedings of the Korean Information Science Society Conference
    • /
    • /
    • pp.107-109
    • /
    • 1998
  • 효율적인 스케줄링 알고리즘은 적은 문맥교환 횟수를 가지면서 동시에 잘 정의된 임의의 태스크 집합에 대해 높은 스케줄링 성공률을 갖고 있어야 한다. 기존의 단일 프로세서 스케줄링 알고리즘들은 멀티프로세서 스케줄링 알고리즘들에 비해 시간 복잡도가 낮지만 멀티프로세서 환경에서 그대로 적용시킬 경우 스케줄링 성공률이 많이 떨어진다. 본 논문에서는 비슷한 시간 복잡도를 가지면서도 멀티프로세서 환경에서 높은 성공률을 얻을 수 있는 EDF-ZLP와 LLF-RP 알고리즘을 제안하고 이 알고리즘들의 추가적인 성능 향상 방안을 제안한다.

  • PDF

Aperiodic Task Scheduling Algorithm using Slack Check Table in Multiprocessor Environment (멀티프로세서 환경에서 슬랙 체크테이블(SCT)을 이용한 비주기 태스크 스케쥴링 알고리즘)

  • 서순영;임종규;구용완
    • Proceedings of the Korean Information Science Society Conference
    • /
    • /
    • pp.104-106
    • /
    • 2000
  • 단일프로세서 환경에서 주기 태스크의 시간 제약 조건을 만족시키면서 비주기 태스크의 평균 서비스 시간을 최소화하는 연구가 계속 진행되어 왔으나, 최근의 시스템은 여러 개의 프로세서를 병렬처리하여 프로그램의 처리속도 향상을 꾀하는 멀티프로세서 환경으로 전환되어 가는 추세다. 따라서, 멀티프로세서 환경에서의 태스크 스케쥴링에 관한 다양한 여구가 필요하게 되었다. 일반적으로 멀티프로세서 환경에서는 주기 태스크를 스케쥴링하기 위해서 RMFF(Rate-monotonic First-Fit) 스케쥴링 알고리즘을 사용하는데, 이 알고리즘에서는 비주기 태스크의 스케쥴링을 위한 알고리즘을 추가로 요구한다. 따라서, 본 논문에서는 멀티프로세서 환경에서 주기 태스크와 비주기 태스크가 혼합되어 있을 때, 기존의 RMFF 방식에 슬랙 체크테이블(Slack Check Table;SCT)을 이용하여 비주가 태스크를 효율적으로 스케쥴링하기 위한 방법을 제안한다.

  • PDF

Performance Evaluation and Analysis of Symmetric Multiprocessor using Multi-Program Benchmarks (Multi-Program 벤치마크를 이용한 대칭구조 Multiprocessor의 성능평가와 분석)

  • Jeong Tai-Kyeong
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.10 no.4
    • /
    • pp.645-651
    • /
    • 2006
  • This paper discusses computer system performance evaluation and analysis by employing a simulator which able to execute a symmetric multiprocessor in machine simulation environment. We also perform a multiprocessor system analysis using SPLASH-2, which is a suite of multi-program benchmarks for multiprocessors, to perform the behavior study of the symmetric multiprocessor OS kernel, IRIX5.3. To validate the scalability of symmetric multiprocessor system, we demonstrate structure and evaluation methods for symmetric multiprocessor as well as a functionality-based software simulator, SimOS. In this paper, we examine cache miss count and stall time on the symmetric multiprocessor between the local instruction and local data, using the multi-program benchmarks such as RADIX sorting algorithm and Cholesky factorization.

A Performance Study of Asymmetric Multi-core Digital Signal Processor Architectures (비대칭적 멀티코어 디지털 신호처리 프로세서의 성능 연구)

  • Lee, Jongbok
    • The Journal of The Institute of Internet, Broadcasting and Communication
    • /
    • v.15 no.5
    • /
    • pp.219-224
    • /
    • 2015
  • Recently, the multi-core processor architecture is widely used in the digital signal processors for enhancing its performance. Multi-core processors are classified either as symmetric or asymmetric. Asymmetric multi-core processors are known to have higher performance and more efficient than symmetric multi-core processors. In order to study the performance enhancement of asymmetric multi-core digital signal processors over the symmetric ones, the trace-driven simulation has been executed for various asymmetric quad-core, octa-core and hexadeca-core digital signal processors and compared with the symmetric ones of similar hardware budget using UTDSP benchmarks as input.

A Performance Study of Embedded Multicore Processor Architectures (임베디드 멀티코어 프로세서의 성능 연구)

  • Lee, Jongbok
    • The Journal of The Institute of Internet, Broadcasting and Communication
    • /
    • v.13 no.1
    • /
    • pp.163-169
    • /
    • 2013
  • Recently, the importance of embedded system is growing rapidly. In-order to satisfy the real-time constraints of the system, high performance embedded processor is required. Therefore, as in general purpose computer systems, embedded processor should be designed as multicore architecture as well. Using MiBench benchmarks as input, the trace-driven simulation has been performed and analyzed for the 2-core to 16-core embedded processor architectures with different types of cores from simple RISC to in-order and out-of-order superscalar processors, extensively. As a result, the achievable performance is as high as 23 times over the single core embedded RISC processor.

Thermal Pattern Comparison between 2D Multicore Processors and 3D Multicore Processors (2차원 구조와 3차원 구조에 따른 멀티코어 프로세서의 온도 분석)

  • Choi, Hong-Jun;Ahn, Jin-Woo;Jang, Hyung-Beom;Kim, Jong-Myon;Kim, Cheol-Hong
    • Journal of the Korea Society of Computer and Information
    • /
    • v.16 no.9
    • /
    • pp.1-10
    • /
    • 2011
  • Unfortunately, in current microprocessors, increasing the frequency causes increased power consumption and reduced reliability whereas it improves the performance. To overcome the power and thermal problems in the singlecore processors, multicore processors has been widely used. For 2D multicore processors, interconnection is regarded as one of the major constraints in performance and power efficiency. To reduce the performance degradation and the power consumption in 2D multicore processors, 3D integrated design technique has been studied by many researchers. Compared to 2D multicore processors, 3D multicore processors get the benefits of performance improvement and reduced power consumption by reducing the wire length significantly. However, 3D multicore processors have serious thermal problems due to high power density, resulting in reliability degradation. Detailed thermal analysis for multicore processors can be useful in designing thermal-aware processors. In this paper, we analyze the impact of workload distribution, distance to the heat sink, and number of stacked dies on the processor temperature. We also analyze the effects of the temperature on overall system performance. Especially, this paper presents the guideline for thermal-aware multicore processor design by analyzing the thermal problems in 2D multicore processors and 3D multicore processors.

Optimal RM Scheduling for Simply Periodic Tasks on Uniform Multiprocessors (유니폼 멀티프로세서 환경에서 단순 주기성 태스크를 위한 최적 RM 스케줄링)

  • Jung, Myoung-Jo;Cho, Moon-Haeng;Kim, Joo-Man;Lee, Cheol-Hoon
    • The Journal of the Korea Contents Association
    • /
    • v.9 no.12
    • /
    • pp.52-63
    • /
    • 2009
  • The problem of scheduling simply periodic task systems upon a uniform multiprocessor is considered. Partitioning of periodic task systems requires solving the bin-packing problem, which is known to be intractable (NP-hard in the strong sense). This paper presents a global scheduling algorithm which transforms a given simply periodic task system into another using a "task-splitting" technique. Each transformed simply periodic task system is guaranteed to be successfully scheduled upon any uniform multiprocessor using a partitioned scheduling algorithm. It is proven that the proposed algorithm achieves the theoretical maximum utilization bound upon any uniform multiprocessor platform.

A Study of Trace-driven Simulation for Multi-core Processor Architectures (멀티코어 프로세서의 명령어 자취형 모의실험에 대한 연구)

  • Lee, Jong-Bok
    • The Journal of The Institute of Internet, Broadcasting and Communication
    • /
    • v.12 no.3
    • /
    • pp.9-13
    • /
    • 2012
  • In order to overcome the complexity and power problems of superscalar processors, the multi-core architecture has been prevalent recently. Although the execution-driven simulation is wide spread, the trace-driven simulation has speed advantages over the execution-driven simulation. We present a methodology to simulate multi-core architecture using trace-driven simulator. Using SPEC 2000 benchmarks as input, the trace-driven simulation has been performed for the cores ranging from 2 to 16 extensively. As a result, the 16-core processor resulted in 4.1 IPC and 13.3 times speed up over single-core processor on the average.