• Title, Summary, Keyword: DSP

Search Result 2,497, Processing Time 0.053 seconds

Development of Parallel DSP System Using TMS320C6701 (TMS320C6701 을 이용한 병렬 DSP 시스템 개발)

  • 이태호;정수운;이동호
    • Proceedings of the IEEK Conference
    • /
    • /
    • pp.821-824
    • /
    • 2001
  • 본 논문에서는 TMS320C6701 을 이용하여 방대한 양의 데이터를 실시간으로 처리할 수 있는 병렬 DSP 시스템을 설계 및 구현한 것에 대하여 나타내었다. 이 병렬 DSP 시스템은 DSP 칩간의 통신과 보드간의 통신이 가능하며, DSP칩이 마스터가 되어 EMIF(External Memory Interface)포트를 통해 다른 DSP 칩의 지역메모리를 엑세스 할 수 있으며, 또한 외부의 호스트 프로세서가 보드 내의 DSP 칩에 프로그램을 다운로딩 할 수 있도록 설계하였다. DSP 칩에 의해 처리된 신호는 PCI 버스를 통하여 호스트로 전송되며, DSP 칩에서 DSP 칩 또는 지역메모리와의 통신은 지역버스를 통해 직접적으로 이루어진다. 병렬 DSP 시스템을 통하여 고속의 병렬신호처리를 수행 할 수 있다.

  • PDF

A DSP Platform for the HD Multimedia Streaming (HD급 멀티미디어 Streaming을 위한 DSP Platform)

  • Hong, Keun-Pyo;Moon, Jae-Pil;Park, Jong-Son;Kim, Dong-Hwan;Chang, Tae-Gyu
    • Proceedings of the KIEE Conference
    • /
    • /
    • pp.409-411
    • /
    • 2005
  • 본 논문에서는 HD급 멀티미디어 streaming을 처리할 수 있는 DSP 플랫폼을 개발하였다. DSP 플랫폼은 Tl사의 C6400계열 DSP를 사용하였고 다채널의 오디오와 HD급 화질의 비디오_ 데이터를 처리할 수 있다. DSP가 decoder의 기능을 부담함으로써 하드웨어의 재구성이 용이하며 코덱을 다운로드하기 때문에 유연한 멀티미디어 컨텐츠의 재생이 가능하다. 개발한 DSP 플랫폼을 호스트 PC에 설치하여 PC로부터 DSP Configuration 파일과 멀티미디어 스트리밍 데이터를 전송받는 구조를 가진다. 소프트웨어는 실시간으로 demux를 실행하여 오디와 비디오_ 데이터를 분리하석 DSP 플랫폼의 외부메모리에 저장하고 동시에 비디오와 오디오의 디코딩을 실행한다. 오디오와 비디오 데이터의 버퍼 언더런/오버런을 극할 수 있는 buffer control 기법을 적용하였다. 호스트 PC에서 DSP 플랫폼으로의 스트리밍을 하기 위하여 Open Architecture 기반의 Windows OS에서 스트리밍 서비스 프로그램을 구현 하였다. 마지막으로 MPEG-2 video MP@ML인 비디오 코덱과 5.1ch 48kHz AC3인 오디오 코덱으 구성된 streaming 데이터를 사용하여 DSP 플랫폼을 검증하였다.

  • PDF

Resource Optimization Techniques based on Context Awareness for Enhancing Operability of e-Navigation Data Service Platform (한국형 e-Navigation 데이터 처리 플랫폼의 운용성 증대를 위한 상황인지 기반의 자원 최적화 기법)

  • Kim, Myeong-hun
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • /
    • pp.186-189
    • /
    • 2019
  • The technique named CORD is an algorithm that optimizes resources of Data Service Platform(DSP) in real time, and it has been developed for enhancing operability of DSP of Korean e-Navigation Project performed by Hanwha Systems and Ministry of Oceans and Fisheries(MOF) since 2016. It plays a critical role to recognize the state of DSP in early time and handling problems immediately when it occurs logical, physical error in order to make DSP steady state condition, which has something in common with maximizing operability of DSP and seamless maritime service to various ships in the sea. Therefore, as developing a noble technique that makes DSP steady state by diagnosing resource and operation status of DSP as well as by reconfiguring service queue optimally in real time, DSP can have shorter response time and higher chance of providing proper maritime service to ships in voyage.

  • PDF

QCELP Implementation on TMS320C30 DSP Board TMS320C30 DSP를 이용한 QCELP Codec의 실현

  • Han, Kyong-Ho
    • The Journal of the Acoustical Society of Korea
    • /
    • v.14 no.1E
    • /
    • pp.83-87
    • /
    • 1995
  • The implementation of the voice dodec is imjplemented by using TMS320C30, which is the floating point DSP chip from Texas Instrument. QCELP (Qualcomm Code Excited Linear Prediction) is used to encode and decode the voice. The QCELP code is implemented by the TMS320C30 C-dode. The DSP board is controlled by the PC. The PC program tranfors the voice file from and to the DSP board, which is also implemented by C-code. The voice is encoded by the DSP board and the encoded data is transferred to PC to be stored as a file. To hear the voice. the voice data file is sent to DSP board and decoded to synthesize audible voice. Two flags are used by both programs to notify the status of the operation. By checking the flags, DSP and PC decides when the voice data is transferred between them.

  • PDF

A Simulator for a Five-stage Pipeline DSP core (5단계 파이프라인 DSP 코어를 위한 시뮬레이터의 설계)

  • 김문경;정우경
    • Proceedings of the IEEK Conference
    • /
    • /
    • pp.1161-1164
    • /
    • 1998
  • We designed a DSP core simulator with C language, that is able to simulate 5-stage pipelined DSP core, named YS-DSP. It can emulate all 5 stage pipelines in the DSP core. It can also emulate memory access, exception processing, and DSP parallel processing. Each pipeline stage is implemented by combination of one or more functions to process parts of each stage. After modeling and validating the simulator, we can use it to verify and to complement the DSP core HDL model and to enhance its performance.

  • PDF

Design of DSP Instructions and their Hardware Architecture for Reed-Solomon Codecs (Reed-Solomon 부호화/복호화를 위한 DSP 명령어 및 하드웨어 설계)

  • 이재성;선우명훈
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.28 no.6A
    • /
    • pp.405-413
    • /
    • 2003
  • This paper presents new DSP (Digital Signal Processor) instructions and their hardware architecture to efficiently implement RS (Reed-Solomon) codecs, which is one of the most widely used FEC (Forward Error Control) algorithms. The proposed DSP architecture can implement various primitive polynomials by program, and thus, hardwired codecs can be replaced. The new instructions and their hardware architecture perform GF (Galois Field) operations using the proposed GF multiplier and adder. Therefore, the proposed DSP architecture can significantly reduce the number of clock cycles compared with existing DSP chips. It can perform RS decoding rate of up to 228.1 Mbps on 130MHz DSP chips.

Overview and Development of Digital SignalProcessing

  • Zhang, Chun-Xu;Shin, Yun-Ho
    • The Journal of the Korea institute of electronic communication sciences
    • /
    • v.3 no.2
    • /
    • pp.65-70
    • /
    • 2008
  • Digital signal processing (DSP) is the process of taking a signal and performing an algorithm on it to analyze, modify, or better identify that signal.[1] To take advantage of DSP advances, one must have at least a basic understanding of DSP theory along with an understanding of the hardware architecture designed to support these new advances. There are several programming techniques that maximize the efficiency of the DSP hardware, as well as a few fundamental concepts used to implement DSP software. This article introduced some of these underlying functions that are the building blocks of complex signal processing functions, and It will touch on the fundamental concepts of DSP theory and algorithms and also provide an overview of the implementation and optimization of DSP software, and discuss the development of DSP.

  • PDF

A Method on Reconfiguring job priority in Service Queue for Enhancing Operability of e-Navigation Data Service Platform (한국형 e-Navigation 대용량 데이터 처리 플랫폼의 운용성 증대를 위한 서비스 응답 큐의 우선순위 재구성 기법)

  • Kim, Myeong-hun;Kang, Moon-seog
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • /
    • pp.217-219
    • /
    • 2018
  • The method on reconfiguring job priority in service queue has been developed to provide seamless service and to enhance operability of Data Service Platform(DSP) in Korean e-Navigation project that performed by Ministry of Oceans and Fisheries(MOF) since 2016. It plays a critical role for providing seamless services of DSP to expect which services ships request to DSP and how much time it costs to make services for responding them to ships in advance. Therefore, as developing a method on reconfiguring jobs in service queue of DSP with a noble algorithm to analyse priority index in parallel, DSP can provide seamless services to ships regardless of data volume and the number of requests that stacked in service queue.

  • PDF

새로운 수요에 따라 발전되어온 DSP

  • 이수용
    • ICROS
    • /
    • v.4 no.2
    • /
    • pp.18-19
    • /
    • 1998
  • 이 글에서는 1. DSP 발전의 역사(Texas Instrument사의 DSP와 관련하여) 2. Texas Instrument TMS320 Family - 16고정소수점 DSP, 32 Bit 부동소수점 DSP 3. 앞으로의 전망 등에 대하여 다루었다.

  • PDF

A DSP Based Multimedia Streaming Platform (DSP 기반 멀티미디어 스트리밍 플랫폼)

  • Lee, Wan-Gyu;Hong, Geun-Pyo;Jang, Tae-Gyu
    • Proceedings of the KIEE Conference
    • /
    • /
    • pp.2045-2046
    • /
    • 2006
  • 본 논문에서는 고속의 멀티미디어 Streaming data를 처리하기 위한 DSP 기반의 플랫폼을 설계하였다. 개발한 하드웨어는 오디오/비디오 데이터를 처리하는데 있어서 유연성과 확장성을 부여하기위하여 DSP를 사용하였으며 기존의 DSP플랫폼과 다르게 PC에 의존하지않는 독립적인 H/W를 만들기 위하여 ARM Processor를 사용하였다. 이는 저해상도, 저비트율의 오디오/비디오가 분리된 형태의 플랫폼이아닌 DSP기반의 독립적인 유연 플랫폼 구조를 통하여 고속, 고해상도를 가능하게 한다. LAN을 통하여 전송받은 Streaming data는 PCI Interface를 이용하여 DSP로 전달되며 디코딩되어 출력된다.

  • PDF