The Journal of the Korea Contents Association (한국콘텐츠학회논문지)

The Korea Contents Association (한국콘텐츠학회)
권호 표지
DOI QR코드

DOI QR Code

Low Power EccEDF Algorithm for Real-Time Operating Systems

실시간 운영체제를 위한 저전력 EccEDF 알고리듬

  • Received : 2014.09.01
  • Accepted : 2014.09.23
  • Published : 2015.01.28
Download PDF
⟨ Previous Next ⟩

Abstract

For battery based real-time embedded systems, high performance to meet their real-time constraints and energy efficiency to extend battery life are both essential. Real-Time Dynamic Voltage Scaling (RT-DVS) has been a key technique to satisfy both requirements. In this paper, we present an efficient RT-DVS algorithm called EccEDF that is designed based on ccEDF. The proposed algorithm can precisely calculate the maximum unused utilization with consideration of the elapsed time while keeping the structural simplicity of ccEDF, which overlooked the time needed to run the task in calculating the available slack. The maximum unused utilization can be calculated by dividing remaining execution time($C_i-cc_i$) by remaining time($P_i-E_i$) on completion of the task and it is proved using Fluid scheduling model. We also show that the algorithm outperforms ccEDF in practical applications which is modelled using a PXA250 and a 0.28V-to-1.2V wide-operating-range IA-32 processor model.

배터리 기반의 실시간 내장형 시스템에서는 실시간성을 만족시키기 위한 고속의 성능뿐만 아니라 배터리의 수명을 늘리기 위한 높은 에너지 효율이 요구된다. 실시간 동적전압조정(Real-Time Dynamic Voltage Scaling : RT-DVS)은 이러한 두 가지 요구사항을 만족시키기 위한 핵심기술이다. 본 논문에서는 ccEDF에 기반한 고 효율의 동적전압조정 알고리듬인 EccEDF를 제안한다. EccEDF는 ccEDF의 최대 장점중 하나인 구조적 단순성을 유지하면서 ccEDF 알고리듬의 보수성에 의해 간과된 소요시간(elapsed time)을 고려하여 태스크의 종료시 슬랙에 의해 절감될 수 있는 최대 이용률을 정확하게 계산할 수 있는 알고리듬이다. 절감될 수 있는 최대 이용률은 조기종료 시점에서 잔여수행시간($C_i-cc_i$)을 잔여시간($P_i-E_i$)으로 나누어 계산할 수 있으며, 플루이드 스케줄링 모델을 이용하여 이를 증명한다. 또한 인텔사의 동적전압조정 프로세서 중 초기 모델인 PXA250과 0.28V에서 1.2V까지 폭넓은 동적전압조정 능력을 가진 최신 IA-32 프로세서의 모델을 사용한 시뮬레이션을 통해 실제 응용에서도 EccEDF가 ccEDF 보다 우수함을 입증한다.

Keywords

References

  1. P. Pillai and K. G. Shin, "Real-time dynamic voltage scaling for low-power embedded operating systems," Proc. 18th ACM Symposium on Operating System Principles (SOSP'01), pp.89-102, 2001.
  2. H. Aydin, R. Melhem, D. Mosse, and P. Mejia-Alvarez, "Power-aware scheduling for periodic real-time tasks," IEEE Trans. on Computers, Vol.53, pp.584-600, 2004. https://doi.org/10.1109/TC.2004.1275298
  3. C. H. Lee and K. G. Shin, "On-line dynamic voltage scaling for hard real-time systems using the EDF algorithm," Proc. of the 25th IEEE Int'l Real-Time System Symposium (RTSS'04), pp.319-327, 2004.
  4. Y. Zhu and F. Mueller, "Feedback EDF Scheduling Exploiting Hardware-Assisted Asynchronous Dynamic Voltage Scaling," ACM conference on Languages, Compilers, and Tools for Embedded Systems 2005(LCTES'05), pp.203-212.
  5. W. Kim, J. Kim, and S. L. Min, "A dynamic voltage scaling algorithm for dynamic-priority hard real-time systems using slack time analysis," In Proceedings of the Design Automation and Test in Europe(DATE'02), pp.788-794.
  6. 공민식, 정근재, 송예진, 정명조, 조문행, 이철훈, "주기성과 산발성 태스크가 혼합된 시스템을 위한 전력절감 스케쥴링 기법", 한국콘텐츠학회논문지, 제7권, 제1호, pp.83-93, 2007. https://doi.org/10.5392/JKCA.2007.7.1.083
  7. T. D. Burd and R. W. Brodersen, "Energy efficient CMOS microprocessor design," Proc. 28th Hawaii Int'l Conf. on System Sciences, pp.288-297, 1995.
  8. V. Gutnik and A. P. Chandrakasan, "Embedded power supply for low-power DSP," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol.5, No.4, pp.425-435, 1997.
  9. B. H. Calhoun and A. P. Chandrakasan, "Ultradynamic Voltage scaling (UDVS) using sub-threshold operation and local Voltage dithering," IEEE Journal of Solid-State Circuits, Vol.41, No.1, pp.238-245, 2006. https://doi.org/10.1109/JSSC.2005.859886
  10. K. Craig, Y. Shakhsheer, S. Arrabi, S. Khanna, J. Lach, and B. H. Calhoun, "A 32 b 90 nm Processor Implementing Panoptic DVS Achieving Energy Efficient Operation From Sub-Threshold to High Performance," IEEE Journal of Solid-State Circuits, Vol.49, No.2, pp.545-552, 2014. https://doi.org/10.1109/JSSC.2013.2285384
  11. S. Saha and B. Ravindran, "An experimental evaluation of real-time DVFS scheduling algorithms," In SYSTOR, 2012.
  12. G. Ruhl, S. Dighe, S. Jain, S. Khare, and S. R. Vangal, "IA-32 Processor with a Wide-Voltage-Operating Range in 32-nm CMOS," Micro, IEEE, Vol.33, No.2, pp.28-36, 2013.
  13. M. S. Lee and C. H. Lee, "Enhanced Cycle-Conserving Dynamic Voltage Scaling for Low-Power Real-Time Operating Systems," IEICE TRANSACTIONS on Information and Systems, Vol.E97-D, No.3, pp.480-487, 2014. https://doi.org/10.1587/transinf.E97.D.480
  14. P. Holman and J. H. Anderson, "Adapting Pfair Scheduling for Symmetric Multiprocessors," Journal of Embedded Computing, Vol.1, No.4, pp.543-564, 2005(5).
  15. H. Cho, B. Ravindran, and E. D. Jensen, "An Optimal Real-Time Scheduling Algorithm for Multiprocessors," in Proc. of the 27th IEEE Real-Time Systems Symposium, pp.101-110, 2006(12).
  16. http://rtsim.sssup.it.