

박 충 규

승전대학교 전기공학과

조 동 섭*

서울대학교 전자계산기공학과

요약

본 논문에서는 순차제어기 설계 과정을 전산화함과 동시에 여러 종류의 순차 제어 방식에도 일반적으로 적용될 수 있는 VLSI회로 설계법을 제안하고 있다. 특히 VLSI설계에 적합한 회로를 구성하기 위해 최소 구성의 기억 소자를 사용하여 이에 맞는 설계 프로그램을 개발하여 응용 결과를 기존의 방법과 비교하여 보았다.

1. 서론

순차제어기는 설계목적에 따라 동기형, 비동기형 순차제어기는 구분되어 설계된다. 지금까지 설계의 신뢰성을 높이기 위해 양분야에 있어 많은 연구가 되어오고 있으나 동작형태에 따라 각기 설계 방식을 달리 취하고 있어 혼합형 순차제어기 설계는 많은 시간을 소요할 뿐만 아니라 신뢰도도 떨어지게 된다. 또한 설계방법은 VLSI설계를 지향하기 때문에 본 논문에서는 다목적 순차제어기 설계를 기본 단위소자의 규칙적인 활용에 중점을 두고 있다. 기본 단위소자로서 기존의 플립플롭(D, SR, JK, T F/F)들을 사용하는 경우는 프리셋(preset)와 크리어(clear)신호를 이용하여 플립플롭형태에 무관하게 순차제어기를 설계하는 방법을 제시하고, 기본 단위 소자의 최소 구성을 새로 구성하여 세트(set)와 리세트(reset) 신호만으로 순차제어기를 설계하는 새로운 방법을 제시하고 있다.

2. 순차제어기의 모델링

본 논문에서 사용하는 순차제어기의 구성도는 그림 1과 같다. 순차제어기의 동작형태는 혼합

형 순차제어기능에 따라 구성되며 동기식과 비동기식의 쌍방향 제어가 가능하다.




그림 1. 순차제어기의 구성도

정의: 혼합형 순차제어기(MSM)에 사용되는 신호와 함수를 정의하면 다음과 같다.

1 MSM = (P, X, Q, Z, G, F)

2 P: 클럭펄스

3 X = XS, SA

XS = S₁, S₂, ..., S_k : 동기 입력 신호

XA = a₁, a₂, ..., a_l : 비동기 입력 신호

4 Q = q₁, q₂, ..., q_n : 내부상태

5 Z = z₁, z₂, ..., z_m : 출력신호

6 G: 다음상태 출력 함수

q^{t+1} = GS(X, q^t) : 동기방식

q^{t+1} = GA(x, q^t) : 비동기 방식

7 F = f₁, f₂, ..., f_m : 출력 함수

Z_i = f_i(X, q^t) : Mealy형 MSM

Z_i = f_i(q^t) : Moor형 MSM

참고문헌

1. L.A.Hollaar, "Direct implementation of asynchronous control units," IEEE Trans. Comput., Dec. 1982.
2. B.I. Dervisoglu and H.A.Sholl, "Theory and design of mixed-mode sequential machines," IEEE Trans, comput., Vol. 29, pp 639-648, July 1980.
3. D.S. Cho and H.H.Hwang, " On the minimization of the switching function by the MASK method," KIEE, Vol. 28, No.11, pp.801-808, Nov. 1979.
4. D.S.Cho and H.H.Hwang, " A computer algorithm for implementing the multiple-output switching function," KIEE, Vol.29, No.10, pp.678-688, oct.1980