

TCE 산화법에 의한 MOS 구조의 안정성 향상
 (Improvement in the Stability
 of MOS Structure by TCE Oxidation)

최 원 은	중앙대학교
장 익 구	"
권 보 *	"

1. 서 론

MOS구조의 전기적 특성은 산화막내의 전하, Si-SiO₂의 계면 상태 및 반도체내의 캐리어에 의해 지배된다.

소자에 있어서 동작특성의 불안정은 대부분 산화공정 중 산화막내에 침투되는 Na⁺와 같은 이온화 불순물에 기인된다. 이들 이온들은 양의 전하로서 작용하여 BTS 하에서 이동한다. 그래서 이들 소자의 적기적 특성은 예측하기 어려우며 조건에 따라 변한다.

산화막내의 이동성 전하를 비롯한 전하들을 제거하거나 감소시키는 방법으로 산화막 위에 PSG를 형성하거나, 산화막위에 질화막을 입히거나, 염소산화물을 산화공정 중에 참가시키는 방법이 제안됐다.

1971년 Robinson 과 Heiman, 1972년 Kriegler 등은 산화공정 중에 HCl을 참가하여 Clean Oxide를 만드는 염소산화법을 제안했다. 산화공정 중 참가된 HCl의 염소이온이 산화막내의 이동성 전하를 비활성화 시키며 Oxide Charge의 감소를 가져온다. 또한 산화공정이 이루어지는 동안에 염소이온은 가스 상태에서 애칭을 하므로 Si 표면에 존재하는 결함을 감소시키며 산화막 성장을 증가시킨다.

본 연구에서는 Ambient로 HCl에 비해 부식성이 덜하고 안전하게 취급할 수 있으으며 공정이 비교적 간단한 TCE(Trichloroethylene; C₂HCl₃)를 참가하는 산화법을 시도하였다.

전식 산화법에 의한 MOS Capacitor와 TCE 산화법에 의한 MOS Capacitor를 제작하여, 이들 소자의 C-V 특성을 측정하고 BTS 전후의 플랫 밴드 진입 변화를 측정하여 MOS 구조의 안정성을 실험에 의해 고찰하고자 하였다.

2. 염소 중성화 (Chlorine Neutralization)

HCl, Cl₂, CC1₄ 형태의 염소 산화물을 산화공정 중 전기로 내부의 Ambient로 참가시키면, 염소 성분은 산화막에 침투하여 새로운 물질을 형성하여 Si-SiO₂ 계면에 위치하게 한다.

BTS (Bias Temperature Stress) 하에서 이동성 전하 Na⁺이온이 Si-SiO₂ 계면 부근으로 이동할 때 Si-SiO₂ 계면 부근의 새로운 물질에 의해 포획되고 중성화 되며, 중성화된 Na⁺이온은 MOS 소자 특성에 아무런 영향을 미치지 않는다.

3. 실험

비저항이 4~8Ωcm이고 결정 방향이 (100)인 P형 Si 웨이퍼를 적당한 크기로 자르고 표준 세척 공정으로 세척한 후, 전기로 내부에 산소를



풀리는 동시에 0°C 의 TCE 버블 터를 통과하는 N 가스에 의해 버블 링을 하여 전기로 내로 TCE 베이퍼를 첨가하여 산화막을 형성했다. 이 때 산화 온도는 1000°C 로 했으며 두께는 1000\AA 이다. Al(5N) 을 진공증착하고 사진식각법으로 전극을 형성했다.

비교를 위해 일반 건식 산화법으로도 산화막을 성장시켜 MOS Capacitor 를 만들어 보았다.

제작된 MOS Capacitor 를 HP4274 LCR Meter 로 C-V 특성을 조사했다.


4. 실험 결과 및 결론

산화 공정중에는 두 종류의 반응이 연속해서 일어난다.



같은 온도 같은 시간에서 건식 산화법에서 보다, TCE산화법에서 성장된 산화막이 두꺼웠다.

TCE 산화법에 의해 제작된 MOS Capacitor 의 C-V 특성 곡선이 건식 산화법에 의한 것보다 양의 방향으로 이동해 있으며 이론적 C-V 곡선으로부터 평행이동, 시킨 것과 근사하였다. 이는 공정중 첨가된 TCE가 전기로의 석영관 내부에 존재하는 Na^+ 이온을 씻어냈기 때문일 것이다.



TCE 산화법에 의해 제작된 소자에서 플랫밴드

전압이 양의 방향으로 높아졌으며, 그 분포가 대단히 좁은 범위이었다. 이는 산화 공정중 첨가된 TCE가 유효 옥사이드 차지 밀도를 감소시켰기 때문일 것이다.

	0	-1	-2	-3	-4	$V_{FB}.v$
Dry O_2 I	+	+	+	+	+	
Dry O_2 II	++	+	-	+		
TCE / O_2 I	ooo	o				
TCE / O_2 II	8oo					

BTS 전후의 C-V 특성 곡선의 이동을 관찰해 보면 TCE 산화법에 의한 MOS Capacitor 에서 플랫밴드 전압의 이동 치 ΔV_{FB} 값이 적은 값이었으며, 이는 건식 산화법에 의한 MOS Capacitor 보다 산화막내의 이동성 전하의 양이 적기 때문일 것이다.

이와 같은 결과를 얻게 된 것은 산화 공정중 TCE 를 미량 첨가시킴으로 하여 산화막내의 전하들이 감소했다고 볼 수 있으며, 보다 안정된 MOS 소자를 제작할 수 있었다.

REFERENCE

- 1.E.H.Nicollian and J.R.Brews, "MOS(Metal-Oxide-Semiconductor) Physics and Technology" John Wiley & Sons.Inc. (1982)
- 2.J.Monkowski ,Solid State Technology/July p.58~61 (1979)
- 3.J.Monkowski , Solid State Technology/August p.113~119 (1979)
- 4.P.H.Robinson and Heiman , J.Electrochem.Soc, 118.1.p141~143 (1971)
- 5.R.J.Kriegler,Y.C.Chan and D.R.Colton J.Electrochem.Soc. 119.3. p388~392 (1972)