대한전기학회:학술대회논문집 (Proceedings of the KIEE Conference)

대한전기학회 (The Korean Institute of Electrical Engineers)
권호 표지

Prolog를 이용한 논리회로 합성

Logic Circuit Synthesis Using Prolog

  • 공기석 (서울대학교 전자계산기공학과) ;
  • 조동섭 (서울대학교 전자계산기공학과) ;
  • 황희융 (서울대학교 전자계산기공학과)
  • 발행 : 1985.07.26
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

논리회로의 합성이란 minimize된 Boolean Expression을 실재로 존재라는 TTL IC로 Implement시키는 과정을 말한다. 즉, IC pin assignment 의 과정인 것이다. 본 논문에서는 논리회로를 합성하는 expert system의 초보적인 형태를 제안하고 있다.

키워드