

효율적인 면적의 제어부 실현을 위한 상태 할당 방법

○* 박순규, *최성재, **조중휘, *경정화, *임인철
*한양대학교 **인천대학교

State Assignment Method for Control Part Implementation of Effective-Area

*S.K.Park, *J.Choi, **J.W.Cho, *C.W.Jong, *I.C.Lim
*Hanyang University **Incheon University

ABSTRACT

In this paper, a new state assignment method is proposed for the implementation of the area-effective control part.

Introducing the concept of adjacency matrix to control table generated by SDL(Symbolic Description Language) hardware compiler, a state assignment method is proposed with which minimal number of flip flops and effective number of product terms can be obtained to accomplish the area-effective implementation.

Also, with substituting the assigned code to state transition table, boolean equations are obtained through 2-level logic minimization.

Proposed algorithm is programmed in C-language on VAX-750/UNIX and its efficiency is shown by the practical example.

I. 서론

VLSI 집적도가 증가함에 따라 복잡한 논리 회로를 짧은 시간내에 정확하게 설계하기 위해 설계 자동화 시스템이 요구되고 있다. 종래의 설계전문가에 의한 논리 설계는 칩 면적의 최소화 및 설계조건에 대한 최적화 목표를 달성할 수 있으나 과도한 설계시간의 소요와 설계오류를 포함할 수 있어, 설계 검증 및 재설계에 많은 시간이 소요되므로 설계비용이 증가하는 단점들이 지적되고 있다. 이를 위해 논리 설계 자동화 방법이 많이 연구되고 있다.

논리 설계 자동화는 설계조건에 동작 특성 또는 구조적 특성을 하드웨어 기술언어(HDL)로 기술한 후에 기술된 HDL을 컴퓨터에 의한, translation 과정을 거쳐 데이터 전송부와 제어부에 관한 정보를 갖고있는 테이블을 생성한 후 이로부터 논리 설계를 행한다. 일반적인 논리설계는 random logic 또는 array logic 방식으로 실현할 수 있다.[8,9] Random logic 으로 실현할 경우 그의 불규칙성으로 인해 자

동화하기가 어렵고 과다한 설계 시간의 소요로 인해 설계 비용이 증가한다. 반면에 array logic 으로 실현하면 설계시간은 줄일 수 있으나 칩 면적의 증가로 인해 반드시 면적 최소화 과정이 요구된다.[1,3,5,6] 디지털 시스템의 제어부를 FSM(Finite State Machine) [1,2,3,4,8]으로 모델화해서 array logic 으로 실현할 경우 FSM의 출력 함수와 다음 상태를 결정하는 boolean 함수식을 결정하기 위해 내부 상태(internal state)에 대한 상태 코드를 할당해야 한다. 그런데 각 상태에 코드를 어떻게 할당하느냐에 따라 좀더 간단한 함수식을 얻을 수 있어 조합 논리회로의 복잡성을 줄여 칩 면적을 감소시키고 시스템의 성능을 향상시킬 수 있다.[1,3,8] 상태할당 방법으로는 다음과 같은 것이 있다.

첫째, one-hot 코드를 이용하여 상태 할당을 행하는데, 이 방법은 각 상태에 하나의 플립플롭을 할당하여 FSM을 실현하므로 알고리즘이 간단하여 실현이 용이하나, 상태수가 증가하면 상태 변수의 증가 및 적항(product term)수의 증가로 인해 칩면적이 상당히 증가하는 단점이 있다.[4,6]

둘째, BCD 또는 gray 코드등을 인위적으로 할당하는 방법(7)은 각 상태에 하나의 플립플롭을 할당하는 방법에 비해서는 상태 변수 수를 줄일 수는 있으나, 이 방법 역시 칩 면적의 최소화를 달성할 수 없다. 셋째, 휴리스틱한 방법에 의해 상태 할당하는 방법 [3,5]은 앞의 어느 방법보다 칩 면적의 최소화를 달성할 수 있으나, 최소의 상태 변수 수 $\lceil \log_2 N \rceil$, 단 N은 상태수가 일부의 문제에 대해서는 보다 많은 상태 변수가 요구되어 칩 면적이 증가하는 경우가 있다.

본 논문에서는 이들 문제점을 해결하기 위해서 상태 변수 수를 최소로 하며 적항수를 효율적으로 줄일 수 있는 상태할당 방법을 제안한다. 우선 설계하고자 하는 디지털 시스템의 실제 요구조건을 하드웨어 기술언어인 SDL(Symbolic Description Language)로 기술하여 SDL 하드웨어 컴파일기에 입력시켜 제어부에 관한 정보를 갖고 있는 테이블을

수에 대한 AND와 OR 연산은 표 3과 같이 정의된다.

여기서 “-”는 0 또는 1을 의미하는 don't care 를 의미하며, “*”는 0도 1도 아닌 공집합을 의미한다.

\wedge	0	1	-	*
0	0	*	0	*
1	*	1	1	*
-	0	1	-	*
*	*	*	*	*

\vee	0	1	-	*
0	0	-	-	0
1	-	1	-	1
-	-	-	-	-
*	0	1	-	*

표 3. Pseudo-boolean 변수에 대한 AND, OR 연산

<정의 2> 인접 행렬 A는 다음과 같이 정의된다.

$$A = [a_{ij}]_{n_i \times n_s}$$

단 $a_{ij} = 1$ 상태 j가 그룹 i에 속할 경우
 0 그의 경우

인접 행렬의 임의의 행이 두개 이상의 상태 그룹의 AND로 이루어져 있을 경우 그 행을 meet 행이라고 말하며 meet행이 아닌 행을 prime 행이라고 한다.

<정의 3> 상태 코드 행렬 S는 다음과 같이 정의된다.

$$S = [s_{ij}]_{n_s \times n_b}$$

단 $s_{ij} \in (0,1)$

<정의 4> 선택 규칙은 다음과 같이 정의된다.

$$A \in (0,1)^{n_i \times n_s}, B \in (0,1,*,-)^{n_s \times n_b} \text{ 일 때}$$

$$A \cdot B = [C_{ij}]^{n_i \times n_b}$$

여기서 $C_{ij} = \bigvee_{k=1}^{n_s} s_{ik} \cdot b_{kj}$ 이고,

$$s_{ik} \cdot b_{kj} = \begin{cases} b & \text{if } a = 1 \\ * & \text{otherwise} \end{cases}$$

<정의 5> face 행렬 F는 다음과 같이 정의된다.

$$F = [f_{ij}]_{n_i \times n_b}$$

단 $f_{ij} \in (0,1,-,*)$

$$F = A \cdot S$$

즉, 인접 행렬에 의한 상태 코드의 선택 규칙에 의해서 결정된다. 만약 인접 행렬 A가 다음과 같고, 구하고자 하는 상태 코드 행렬 S가 다음과 같을 때,

$$A = \begin{bmatrix} 0 & 1 & 1 & 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 & 0 & 1 \end{bmatrix} \quad S = \begin{bmatrix} 0 & 1 & 1 & 0 & 0 & 0 & 1 \\ 1 & 1 & 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 1 & 0 & 1 & 1 & 0 \end{bmatrix}^T$$

face 행렬 F는 아래와 같다.

$$F = A \cdot S = \begin{bmatrix} 0 & 1 & 1 & 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 & 0 & 0 & 1 \\ 0 & 0 & 0 & 1 & 0 & 0 & 1 \end{bmatrix} \cdot \begin{bmatrix} 0 & 1 & 0 \\ 1 & 1 & 0 \\ 1 & 0 & 1 \\ 0 & 0 & 0 \\ 0 & 0 & 1 \\ 0 & 1 & 1 \\ 1 & 0 & 0 \end{bmatrix} = \begin{bmatrix} 1 & - & - \\ 0 & - & 0 \\ - & 0 & 0 \end{bmatrix}$$

여기서 F의 i번째 row인 f_i 는 같은 상태 그룹에 있는 상태에 할당될 상태 코드의 bitwise OR를 나타낸다. 즉 상태 그룹 1의 $f_1 = 1--$ 는 100, 110, 101, 111의 bitwise OR이므로 그룹 1에 속한 s_2, s_3, s_7 은 100, 110, 101, 111 중에서 하나씩 할당되어야만 인접 행렬에 대한 제약 조건을 만족하는 상태 할당 코드를 얻을 수가 있다.

\bar{A} 가 인접 행렬 A의 complement 이고 $\bar{F}_i = a_{i1} \cdot s_1$ 이라 할때

$$\bar{F}_i \wedge F = *, 1 \leq i \leq n_s$$

상태 코드 행렬이 이 조건을 만족 할때 주어진 인접 행렬 A에 대한 제약 조건을 만족한다고 한다. 제약 조건을 만족하면서 최소의 column, 즉 최소 코드 길이를 갖는 상태 코드 행렬을 구하는 것이 상태 할당 문제의 목적이라 하겠다.

$$A = A_p$$

A_M 단, A_p 는 prime row

A_M 는 meet row

라고 할때 S가 A에 대해 제약 조건을 만족하면 S는 A_p 에 대한 제약 조건을 만족한다. 따라서 A의 모든 prime row만 고려함으로써 문제의 크기를 줄여 보다 빠른 시간에 상태 코드 행렬을 구하는 것이 가능하다.

3.3 알고리즘 기술

최적의 상태 코드 할당을 찾는 것은 NP-compl-

Input: adjacency matrix
 Output: state code matrix

```
state_encode()
{
    do{
        state_select();
        do{
            candicodegen();
            constcheck();
            code_select();
            if(the selected code is not)
                bit_increase();
            while(the selected code is not);
            A ← code_assign();
        }while(! state is not assigned);
        B ← DCCcode_assign();
        C ← Graycode_assign();
        compare(A,B,C);
    }
}
```

ete 문제이므로 인접 행렬에 대한 제약 조건을 만족하는 상태 코드를 할당하는 휴리스틱 알고리즘을 제안한다. 상태 코드를 할당하는 알고리즘은 위와 같다.

4. 실험 및 결과

이상에서 기술된 알고리즘은 VAX/750 UNIX상에서 C 언어로 수행하였다. 표 1의 상태 천이 테이블에서 각 상태에 인접 행렬 개념을 이용하여 각 상태에 할당된 코드는 아래와 같다.

```

***** state code *****
S1 = 000
S2 = 001
S3 = 100
S4 = 110
S5 = 101
S6 = 010
    
```

표 4	표 5	표 6
본 알고리즘의 경우	BCD 할당	gray 할당
<pre> P 12 P 17 P 14 100-00 01000 000110 01000 -10010 01000 0100-0 00100 110100 11000 0-0110 10000 11010- 10100 100101 00110 -00110 01000 000-1- 01000 100100 01100 100-01 11000 -1011- 01000 0100-1 01000 -10-01 01000 1-00-0 10000 110001 01100 100-11 00110 100-1- 10000 1000-1 10000 110-10 10100 1-001- 00100 110011 10100 0-0-10 01000 -1001- 10000 -00011 01000 1-0010 10100 ---0-1 00001 0--01- 00100 --1-01 00100 0-01-- 10000 0-01-0 10000 0--0-1 00100 ----- 100010 00-0-1 00100 --0101 10100 1-0110 10100 --1-10 00100 --11-0 00100 ---011 00111 -1--10 00100 --10-1 00100 ---010 00111 </pre>	<pre> 100-00 01000 000110 01000 -10010 01000 0100-0 00100 110100 11000 0-0110 10000 11010- 10100 100101 00110 -00110 01000 000-1- 01000 100100 01100 100-01 11000 -1011- 01000 0100-1 01000 -10-01 01000 1-00-0 10000 110001 01100 100-11 00110 100-1- 10000 1000-1 10000 110-10 10100 1-001- 00100 110011 10100 0-0-10 01000 -1001- 10000 -00011 01000 1-0010 10100 ---0-1 00001 0--01- 00100 --1-01 00100 0-01-- 10000 0-01-0 10000 0--0-1 00100 ----- 100010 00-0-1 00100 --0101 10100 1-0110 10100 --1-10 00100 --11-0 00100 ---011 00111 -1--10 00100 --10-1 00100 ---010 00111 </pre>	<pre> 100-00 01000 000110 01000 -10010 01000 0100-0 00100 110100 11000 0-0110 10000 11010- 10100 100101 00110 -00110 01000 000-1- 01000 100100 01100 100-01 11000 -1011- 01000 0100-1 01000 -10-01 01000 1-00-0 10000 110001 01100 100-11 00110 100-1- 10000 1000-1 10000 110-10 10100 1-001- 00100 110011 10100 0-0-10 01000 -1001- 10000 -00011 01000 1-0010 10100 ---0-1 00001 0--01- 00100 --1-01 00100 0-01-- 10000 0-01-0 10000 0--0-1 00100 ----- 100010 00-0-1 00100 --0101 10100 1-0110 10100 --1-10 00100 --11-0 00100 ---011 00111 -1--10 00100 --10-1 00100 ---010 00111 </pre>

이렇게 할당된 코드를 표 1에 대입하여 얻은 테이블에 대한 논리 함수 최소화를 행하면 표 4와 같은 테이블을 얻는다. 표 4를 보면 테이블의 row는 적항(product term)을 표시한다. PLA로 실현할 경우 플립플롭의 입력 함수와 제어 출력 함수는 12개의 적항으로 실현할 수 있음을 알 수 있다. 표 5, 6은 각 상태에 BCD, gray code로 할당했을 때 표 1에 대입한 후 논리 함수 최소화를 행한 뒤 얻은 테이블로 인접 행렬을 고려해서 상태 할당을 행한 경우 보다 적항수가 증가함을 알 수 있다.

위에서 보는 바와 같이 인접 행렬을 고려하여 상태 할당을 행한 뒤 논리함수에 대한 논리 최소화를 취하여 디지털 시스템의 제어부를 보다 적은 적항수로 실현할 수 있다.

5. 결론

본 논문에서는 디지털 시스템의 제어부를 array logic으로 실현하는데 있어서 칩 면적을 줄이기 위한 새로운 상태 할당 방법을 제안했다. 시스템에 대한 설계 요구 조건을 하드웨어 기술 언어 SDL(Symbolic Description Language)

age)로 기술한 후 SDL 하드웨어 컴파일러를 이용하여 제어부 테이블을 생성하고, 이 테이블로부터 상태천이 테이블을 생성하였다. 심볼 형태로 기술된 상태천이 테이블에 심볼 최소화 과정을 거쳐 인접 행렬을 구하고 인접 행렬에 대한 제약 조건을 만족하는 상태 코드를 할당함으로써 상태 변수 수와 직항수 불 효율적으로 줄여 제어부를 효율적인 칩 면적으로 실현할 수 있었다. 제안된 알고리즘은 VAX-750 UNIX상에서 C 언어로 프로그래밍하여 실제 예에 적용해 봄으로써 그의 효용성을 입증했다.

참고 문헌

1. Bill Tell, A. Sangiovanni-Vincentelli, G. De Micheli, "A Finite State Machine Synthesis System", Proc. of ISCAS 85, pp. 647-650, 1985.
2. Douglas W. Brown, "A State-Machine Synthesizer - SMS", 18th Design Automation Conf., pp. 301-305, 1981.
3. G. De Micheli, Robert K. Brayton, A. Sangiovanni-Vincentelli, "Optimal State Assignment for Finite State Machine", IEEE Trans. on CAD, Vol. CAD-4, No. 3, pp. 269-285, July 1985.
4. G. De Micheli, "Symbolic Minimization of Logic Functions", ICCAD, pp. 293-295, 1985.
5. G. De Micheli, R. Brayton, "KISS: A Program for Optimal State Assignment of Finite State Machine", ICCAD, pp. 209-211, 1984.
6. A. R. Newton, "Techniques for Logic Synthesis", VLSI 85 International Conference, pp. 27-42, Aug. 1985.
7. S. Kang, W. M. VanCleave, "Automatic PLA Synthesis from a DDL-P Description", 19th Design Automation Conference, pp. 391-397.
8. Jung-Hwee Cho, "A Study on The Symbolic Description Language for VLSI Logic Design Automation", Ph.D. dissertation, Univ. Han Yang, 1986.
9. Parker, "Automated Synthesis of Digital Systems", IEEE Trans. Design & Test, Vol. 1, no. 4, pp. 75-81, Nov. 1984.
10. F. J. Hill, G. R. Peterson, "Digital Logic and Microprocessors", John Wiley & Sons, 1984.
11. R. K. Brayton, etc, "Logic Minimization Algorithms for VLSI Synthesis", Kluwer Academic Publishers, 1984.