

그래프 기법을 이용한 부울함수의 ALU
기능 해석에 관한 연구

우광방, 김현기, 박인규
(연세대학교 대학원 전기공학과)

A Study of Function and
Analysis of ALU for Graph-based
Boolean Functions

Kwang-Bang Woo, Hyun-Ki Kim, In-Gyoo Bahk
(Department of Electrical Eng., Graduate School of Yonsei University)

ABSTRACT

This paper was aimed to, using a new data structure, develop a set of algorithms to execute the output function of Digital System. These functions were represented as directed, acyclic graphs. by applying many restrictions on vertices on graph, the efficient manipulation of boolean function was accomplished.

The results were as follows;

1. A canonical representation of a boolean function was created by the reduction algorithm.
2. The operation of two functions was accomplished using the apply algorithm, according to the binary operator.
3. The arguments having 1 as the value of function were enumerated using the satisfy algorithm.
4. Composing TTL 74181 4-bit ALU and 74182 look-ahead carry generator, the ALU having 4-bit and 16-bit as word size was implemented.

1 서 론

크기의 ALU 를 구현한다.

2 그래프 이론

부울함수를 나타내고 처리하기 위한 방법들이 오래전부터 개발되어 왔는데, 이러한 방법들로는 진리표, 카르노 맵, 정형의 곱의 합등이 있다.

이들은 n개의 아규먼트를 갖는 함수에 대해서 2^n 개 이상의 크기를 갖고므로써, 비실용적이며, 최악의 경우에 있어서는 지수함수적으로 증가하는 계산시간이 필요 하므로, 본 논문에서는 이에대한 해결책의 일환으로써 함수를 방향성 비순환 그래프로써 나타내고, 그래프상에 존재하는 정점들에 많은 제약을 가함으로써 부울함수를 효율적으로 처리할 수 있는 여러 알고리즘을 제시한다.

이러한 알고리즘에 대해서 한 함수의 고유한 정형(canonical representation)을 구하며, 여러가지 연산을 수행하며, 이러한 알고리즘을 이용하여 4비트와 16비트 워드

1) 그래프의 정리

함수 그래프는 정점의 두 가지 형태를 포함하는 정점집합 V 를 갖는 방향성 비순환 그래프로써 나타내고 비단말정점과 단말정점으로 구성된다.

비단말정점은 속성자(attribute)로써 $\text{index}(v) \in \{1, \dots, m\}$ 과 단말정점은 역시 $\text{value}(v) \in \{0, 1\}$ 를 갖고, 그래프상에는 비단말정점과 단말정점들은 각각 원과 사각형으로 표시된다.

* V 가 단말정점일 경우


- $\text{value}(v) = 1$ 에 대해서 $f_v = 1$ 이며,
- $\text{value}(v) = 0$ 에 대해서 $f_v = 0$ 이다.

* V 가 $\text{index}(v) = 1$ 를 갖는 비단말정점일 경우

- $f_v(x_1, \dots, x_n) = \bar{x}_1 f_{low}(x_1, \dots, x_n) + x_1 f_{high}(x_1, \dots, x_n)$
- 또한 패스의 진행에 있어서 1이면 토우 차일드(left child)로 이어지고, 1이면 하이차일드(high child)로 진행하여 결국 단말정점에서 함수의 값이 결정된다.

2) 함수 오더링의 원리

아래 그림 1은 예제함수와 오더링의 원리를 보여준다.



한 함수를 나타내는 종속집합의 아규먼트들이 위의 그림에서처럼 간단한 그래프에서도 여러개의 서브 그래프를 갖고 있으며, 아규먼트의 오더링에 따라서 하나는 8개의 정점을 갖는 반면, 다른 하나는 16개의 정점을 갖으므로써 결국 입력 오더링의 선택이 중요시 된다.

3) 함수의 처리 알고리즘

1) 자료구조와 그래프의 탐색

비단말정점과 단말정점들이 정점 V 에 대한 필드 값들은 다음과 같다.

FIELD	TERMINAL	NONTERMINAL
low	null	low(v)
high	null	high(v)
index	$n + 1$	index(v)
val	value(v)	x

그래프의 탐색에 있어서 정점들에 고유한 레이블을 할당하고, 각정점의 방문의 중복을 피하기 위해서 마크필드를 이용한다. 이러한 탐색은 여러 알고리즘에서 부름으로써 효율성을 증진시킨다.

2) 축소 알고리즘

단말정점에서부터 루트정점까지 진행하면서 유일한 정수식

별자(integer identifier)가 각각의 유일한 서브그래프 루트에 할당되어 진다. 그래프의 레이블을 할당 방법은 다음과 같다.

* 두개의 단말정점들은 동일한 벨류속성자(value attribute)를 같는다면 한개의 동일한 레이블을 갖는다.

* 인덱스 1보다 큰 모든 단말과 비 단말정점들이 레이블링에 따라서 한개의 정점 V 는 이미 레이블되어진 어 면 정점의 레이블과 같다.


◦ $id(\text{low}(v)) = id(\text{high}(v))$ 라면, 정점 V 는 리턴된다. 이므로 $id(v) = id(\text{low}(v))$ 를 수행한다.

◦ $id(\text{low}(v)) = id(\text{high}(u))$ 와 $id(\text{high}(v)) = id(\text{high}(u))$ 를 같는 $\text{index}(v) = 1$ 인 이미 레이블된 정점 u 가 있다면, $id(v) = id(u)$ 를 수행한다.

위와같은 레이블링에 이어 키를 할당하게 되는데, 이는 다음과 같다.

* 단말정점의 경우 $\text{key} = (\text{value})$ 를 수행하며,

* 비 단말정점의 경우 $\text{key} = (\text{lowid}, \text{highid})$ 를 수행한다. 그래프상의 동일한 인덱스들에 따라서 여러개의 리스트들을 만들고, 각각의 정점들이 속해있는 키에 따라서 정점들이 정렬되어지며 이러한 정점들에 유일한 레이블을 할당하고 각각의 유일한 레이블에 대해서 정점레코드를 선택해서 그정점에 포인터를 저장하게 되는데, 결국 이러한 선택된 정점들이 간소화된 그래프를 형성하게 된다. 아래 그림2에서처럼 인덱스 3을 갖는 두개의 정점이 동일한 키이므로, 인덱스 2를 갖는 끝쪽의 정점이 리턴된다. 이로써 결국 간소화된 그래프가 만들어진다.



3) 연산 알고리즘

이 프로시저에는 두 함수에 관한 연산을 다음과 같이 정의하여 수행한다.

$$[f_1 \langle op \rangle f_2](x_1, \dots, x_n) = f_1(x_1, \dots, x_n) \langle op \rangle f_2(x_1, \dots, x_n)$$

그래프 기법을 이용한 부울함수의 ALU 기능 해석에 관한 연구

이 연산 알고리즘의 기본 원리는 다음과 같다.

- * v_i 과 v_k 가 단말 정점이라고 가정하면 결과 정점은 $\text{value}(v_i)$
 $\langle \text{op} \rangle \text{ value}(v_k)$ 의 값을 갖는 단말 정점으로 구성된다.
- * 적어도 두개의 정점 중의 하나가 비단말 정점이라고 가정하면 $\text{index}(v_i) = \text{index}(v_k) = i$ 에 대해서 i 를 갖는 정점 $\#$ 를 만들고 이 알고리즘을 계속적으로 $\text{low}(v_i)$ 과 $\text{low}(v_k)$ 에 적용해서 루트가 $\text{low}(u)$ 인 서브그래프를 산출하며, 역시 $\text{high}(v_i)$ 과 $\text{high}(v_k)$ 에 대해서는 $\text{high}(u)$ 인 서브그래프가 만들어진다.
- * $\text{index}(v_i) = i$ 이고 v_k 가 단말 정점이거나, $\text{index}(v_k) > i$ 라고 가정하면 루트 v_k 를 갖는 그래프로 표현되는 함수는 x_i 와 독립적이다. 즉, $[f]_{x_i=0} = [f]_{x_i=1} = f$ 이 성립한다.

결국, i 를 갖는 정점 $\#$ 를 만든다. 그러나 계속적으로 이 알고리즘을 $\text{low}(v_i)$ 과 v_k 에 적용해서 $\text{low}(u)$ 가 되는 서브그래프를 산출하고; $\text{high}(v_i)$ 과 v_k 에 대해서도 역시 마찬가지로 루트가 $\text{high}(u)$ 가 되는 서브그래프를 만들게 되는데, 두개의 정점의 역할이 반전되는 경우에도 비슷한 상황이 유지된다. 일반적으로 이러한 과정에 대해서 만들어지는 그래프는 간소화되지 않으므로, 정점들을 리턴하기 전에 이 알고리즘에 속한 알고리즘을 적용한다.

위와 같은 방법의 실행은 이 알고리즘의 타임 콤플렉시티가 증가하기 때문에 다음과 같은 대안을 이용한다.

- * 정점의 중복 방문을 할 필요가 없고, 결과의 정점을 알려주는 (v_i, v_k, u) 형태의 엔트리를 포함하는 테이블을 유지한다.
- * v_i 이 단말 정점이고 특정의 연산자에 대해서 $\text{value}(v_i)$ 이 제어값일 경우에, 1 이 OR 연산자에 대한 제어값이고, 0 은 AND 연산자에 대한 제어값이 되므로, 이러한 경우에는 이상 계산을 할 필요가 없으며 직절한 값을 갖는 단말 정점을 만든다.

아래 그림 3 는 OR 연산을 적용한 예를 보여준다.




그림 3

4) 만족 알고리즘

이 알고리즘은 하나의 함수가 갖는 만족집합 S_f 에 대해서 아규먼트의 수, 아규먼트의 리스트를 알기 위한 알고리즘으로서, 한개의 원소를 택하기 위해서 단일 만족 프로시듀어를 이용하는데, 이는 함수의 $S_f = 0$ 이라면 value 를 `false` 로 리턴하고 $S_f = 1$ 이라면 `true`로 되돌리며 value_1 을 갖는 그래프의 단말 정점을 찾기 위해서 깊이우선 탐색(depth-first search) 을 이용해서 두의 모든 원소를 열거하므로써, value_1 을 갖는 원소를 프린트 하게된다.

결국 S_f 의 크기를 계산을 하기위한 value 를 할당한다. 이 그래프에 존재하는 각각의 정점에 대해서 value_{α_v} 를 할당한다

* V 가 단말 정점이라면 $\alpha_v = \text{value}(v)$ 이며,

* V 가 비 단말 정점이라면 다음과 같다.

$$\begin{aligned} \alpha_r = & \alpha_{\text{low}(v)} \cdot 2^{\text{index}(\text{low}(v)) - \text{index}(v)} \\ & + \alpha_{\text{high}(v)} \cdot 2^{\text{index}(\text{high}(v)) - \text{index}(v)} \\ |S_f| = & \alpha_v \cdot 2^{\text{index}(v)} - 1 \end{aligned}$$

4. ALU에 대한 적용

본 절에서는 TTL 74181 산술논리 연산장치와 74182 look-ahead carry generator 를 결합하여 4 비트와 16 비트 워드의 연산을 수행할 수 있는 ALU를 구성하여 위에서 기술한 리듬을 적용하였다. 아래의 그림 4 에는 두 칩의 연결도가 있다.




그림 4

시뮬레이션을 위해서 개이트 테이블 표현으로부터 두 칩의 출력 함수를 유도하여 이러한 함수들을 합성하여 ALU에 대한 연산을 수행한다.

5. 시뮬레이션과 결과 고찰

n 비트의 워드를 가지는 ALU 는 $6+2n$ 개의 입력을 가지고 있다.

* 5 개의 제어입력 즉 M, S_0, S_1, S_2, S_3 (i 는 ALU 함수를

선택)

- * 캐리 입력 즉 C_{in}
- * n 비트의 두 데이터 워드 즉 $A_0, B_0, \dots, A_{n-1}, B_{n-1}$
또한 $n+2$ 개의 출력을 가지고 있다.

- * n 개의 함수출력 즉 F_0, \dots, F_{n-1}

- * 캐리 출력 즉 C_{out}

- * 비교 출력 즉 $A = B$

4 비트와 16 비트에 대한 파스칼 프로그램의 성취도가 다음과 같이 표 1에 나타나 있다.

WORD SIZE	GATES	PATTERNS	A=B GRAPH
4	52	1.6×10^4	197
16	227	2.7×10^{11}	737

표 1

위의 테이블에서 보는 바와 같이 게이트의 수는 두집의 로직 게이트의 수에 사용되는 각 칩의 수의 곱이고, 패턴의 수는 서로 다른 입력의 수이며, $A=B$ 는 간소화된 그래프의 크기이다. 그림 5는 입력 오더링의 차이에 따른 변화를 보여 준다.




그림 5

$$* \text{NO. } 1 = M, S_0, S_1, S_2, S_3, C_{in}, A_0, B_0, \dots, A_{n-1}, B_{n-1}$$

$$* \text{NO. } 2 = M, S_0, S_1, S_2, S_3, C_{in}, A_{n-i}, B_{n-i}, \dots, A_0, B_0$$

$$* \text{NO. } 3 = C_{in}, A_0, B_0, \dots, A_{n-1}, B_{n-1}, M, S_0, S_1, S_2, S_3$$

NO. 1에서 보면 가장 양호한 오더링으로써 먼저 계산되어질 합수를 나타내는 비트를 읽고, 이어 캐리입력을 읽으며 마지막으로 최하위 비트부터 시작하는 두개의 데이터워드의 연속적인 비트를 읽게된다. NO. 2에서는 NO. 1과 비슷하지만 데이터워드의 오더링에서 보면 출력워드의 i 번째 비트는 입력의 낮은 순서의 비트보다 입력워드의 i 번째 비트에 더 많이 의존함을 알수있다. 마지막으로 NO. 3에서는 출력이 주로 어입력에 더 많이 의존하기 때문에 그러한 결과를 초래하게

되며 데이터의 워드에 대한 덧셈과 논리적 연산들을 나타내는 함수들에 대해서 이러한 오더링이 잘 작용 함으로서 종래의 방법보다 효율성이 있다는 점을 알았다.

6. 결 론

본 논문에서는 자료구조에 의하여 표현되어지는 부울함수에 대한 여러가지 연산을 수행하기 위한 일련의 알고리즘을 제시하였다.

이러한 알고리즘을 실현하기 위해서 그래프 기법을 이용하였으며 프로그램에서는 파스칼 언어의 포인터 기능을 이용하였다. 부울함수의 그래프에 의한 표현법을 취해서 정점테이블에 계약을 가함으로서 간소화된 정형그래프가 산출됨을 보였고 함수를 표현하는데 필요한 스토리지의 양을 감소시킬뿐만 아니라 계산시간의 감소를 간소화 알고리즘에 의해서 구현시킬수 있었다. 함수의 연산에서도 $(v_1, v_2, \langle op \rangle, u)$ 형태의 엔트리를 포함하는 이차원 배열의 테이블을 이용함으로서 효율적인 연산이 가능하였다. 이와같은 알고리즘을 8비트 이상의 워드를 갖는 산술논리 연산장치에 적용함으로서 부울함수를 표현하고 처리하는 종래의 표현법들이 갖는 한계성을 극복할수 있음을 보였다.

참 고 문 헌

1. A.V. Aho, J.E. Hopcroft, J.D. Ullman, *Data Structures and Algorithms*, Bell telephone Laboratories, Inc., 1983
2. N.Dale, S.C.Lilly, *Pascal plus data structures*, heath, 1985
3. C.Y.Lee, "Representation of switching circuits by binary-decision programs," *Bell. Syst. tech. J.*, Vol. 38, pp. 985-999, July 1959
4. S.B.Akers, "Binary decision diagrams," *IEEE Trans. Compu.*, Vol. c-27, pp. 509-516, June 1978
5. F.J.Hill and G.R.Peterson, *Introduction to switching theory and Logical Design*. New York: Wiley, 1974
6. C.S.Willace, "A suggestion for a fast multiplier," *IEEE Trans. Electron. Comput.*, Vol. EC-13, pp. 14-17, Jan. 1964
7. A.V.Aho, J.E.Hopcroft, J.D.Ullman, *The design and analysis of computer algorithms*. Reading, MA: Addison - Wesley, 1974
8. TTL Data Book, Texas Instruments, Dallas, TX. 1976