

TDM 전자교환기의 프로세서간 통신을 위한
BUS CONTROLLER 외 설계에 관한 연구

윤도권
한국전기통신공사, 품질보증단

이문기
연세대학교

A study on the Design of a BUS CONTROLLER For Inter-Processor
Communication in a TDM ESS

D. G. Yoon
Quality Assurance Center, K.T.A

M. K. LEE
Yeon Sei University

요약 : 본 논문은 TDM(Time Division Multiplexing) 전자교환기의 프로세서간 통신을 위한 Global BUS Controller 를 Double Metal 2 um CMOS 설계 법칙을 이용한 집적회로로 설계하기 위하여 Logic Design 을 수행한 것이다. 논리회로 검증은 MVAX-II 컴퓨터에서 로직 시뮬레이터인 YSILOG 로 수행되었다.

ABSTRACT : This paper studies the logic design of a Global Bus Controller for Inter-Processor communication of a TDM ESS. This custom circuit will be implemented into one chip IC with CMOS double metal process and 2 um design rule. To verify the logic, simulation was performed by YSILOG on MVAX-II computer.

1. 서론

흔히 오늘날의 사회를 Computer & Communication 사회라 일컫는데 이러한 정보화 사회를 이루게 하는 근간이 되는 기술이 반도체 기술이다.

그중에서 통신용 반도체 기술은 특히 고신뢰성,

저 소비전력, 저가격, 초고속화 등이 요구되며

이에 따라 통신 시스템은 One-Chip 화 되어가는

경향이 뚜렷하다. 따라서 본 논문에서는 TDM

전자교환기의 프로세서간 통신(IPC: Inter-Processor Communication) 을 위한 버스 컨트롤러

(Bus Controller) 를 2 um CMOS Standard Cell 을 이용한 집적회로로 설계할 목적으로 먼저 논리설계를

하였는데, 현재 TDX-1A 전자교환기에서 사용하고 있는 Global Bus Access 기법인 Reservation &

Selection 방식을 근거로 하였다.

논리회로에 사용된 각 Cell 의 전기적 특성을

파악하기 위하여 연세대학교 및 MVAX-II 컴퓨터에서

SPICE 프로그램을 이용하여 시뮬레이션 하였으며

여기에서 얻은 delay time 값을 각 게이트의

delay 로 하여 논리 시뮬레이션 (logic simulation) 을 하였다.

2. TDX-1A 전자교환기의 프로세서간 통신

2.1 Bus Access 기법

TDX-1A 에 있어서 프로세서간에 상호 연결되는 topology 는 multi-bus 형태의 Global Bus

구조인데, 각 프로세서는 채널을 액세스(access)

하기 위하여 Reservation & Selection Technique

을 이용한다. 이와 같은 기법에서는 버스를 액세스

하고자 하는 프로세서는 각 프로세서내의 레지스터에

이름 예약(Reserve) 시켜 놓고 자기의 차례가

돌아올 때까지 대기하고 있다가 그 후 자기의 차례가

돌아오면 버스를 점유하도록 되어있다.

2.2 메시지 형태

TDX-1A 에 있어서 메시지 통신은 HDLC

프로토콜에 의한다. 각 프로세서는 메시지를

전송하기 위하여 Round-Robin 방식으로 버스를

점유하는 데 이때 한번에 전송 가능한 메시지

량은 제한되어 있어 한 프로세서가 버스를 독점

하는 것을 막고 있다. 통신 메시지는 LL type

(length type) 이 12 byte 가 되는 Unit

Variable (uv) 형태를 취하는데 수신측에서

수신 메시지의 길이를 측정후 12 의 배수가

아닌지 예러로 처리하도록 되어 있다.

2.3 버스의 Turn Around Time

가. 버스 점유시간

TDX-1A 의 Global T-Bus system 은 최대 32개의 프로세서가 User 로서 큐(queue) 를 형성하고 하나의 T-Bus 가 Server 로서 메시지를 전달해주는 One-Server multi-queue system 이다.

임의의 한 프로세서가 메시지를 전송키 위하여 한번에 버스를 점유하는 시간을 구해보겠다.

먼저 다음과 같이 가정하겠다.

a) 메시지의 IL type : 12 byte

b) 메시지의 transmission rate (B) 를

256 KBPS 라 하면 손수 약게 메시지 한개만을 전송하는데 소요되는 시간 H' 은

$$H' = \frac{12 \times 8 \text{ bit}}{256 \text{ KBPS}} = 0.375 \text{ ms} \text{ 이다.}$$

이 외에 메시지 전송시 평균 0.5 ms 의 시간이

추가로 소요된다고 할때 총 소요시간 H 는

$$H = 0.375 + 0.5 = 0.875 \text{ ms} \text{ 가 된다.}$$

TDX-1A 의 경우 한 프로세서가 전송할 수 있는 최대 안도의 메시지 양은 1. type이 5인 메시지를 5개 혹은 1. type이 2인 메시지를 1개까지 전송할 수 있는데 1. type이 5인 메시지를 5개 전송한다고 할 경우 이 때의 총 소요시간은 안개의 프로세서가 버스를 점유할 수 있는 최대 허용 시간과 같다. 따라서 1. type 5인 메시지를 5개 전송한다고 할 경우 총 소요시간 즉 프로세서당 버스 점유 최대 허용 시간 (H_{max}) 은 $H_{max} = (1.875 + 0.5) \times 5 = 11.875 \text{ ms}$ 가 된다.

나. Bus 의 Turn Around Time

Bus 가 한 프로세서를 서비스 한 후 다음번에 그 프로세서를 서비스 하기까지의 소요되는 시간을 Bus 의 Turn Around Time, $E(T)$ 라 할때 이를 구하기 위하여 다음과 같이 정의 하겠다.

a) 프로세서 수 : N

b) 단위 시간당의 평균 도착 오 (call) 수 : λc

c) 가입자의 오 (call) 에 의하여 발생하는 단위 시간당 총 메시지 수 : λm

d) 안개의 오당 발생하는 메시지 수 : m

e) 임의의 프로세서가 메시지를 한개 전송하는데 버스를 점유하는 평균 시간 : h

f) 버스의 Turn 이 한 프로세서에서 다음 프로세서로 옮겨갈때의 Bus Transition Time : δ 라 할때 $E(T)$ 는 다음과 같이 두가지 경우로 나누어서 계산할 수 있다.

- (i) 해당 프로세서가 T - 버스를 통해 전송하는 메시지 량이 한번에 전송 가능한 최대안도 이하인 경우 : 임의의 프로세서에 의하여 생성되는 메시지가 큐에 들어와 대기할 확률은 poisson 분포 특성을 가지므로 t 시간 구간에 큐 내에 메시지가 전혀 존재하지 않을 확률 (P_0) 은 $P_0(t) = e^{-\lambda m}$ 가 되어, 따라서 적어도

한개 이상의 메시지가 큐에 대기할 확률 (P) 는 $P(t) = 1 - P_0(t) = 1 - e^{-\lambda m \cdot t}$ 이다.

또한 큐 내에 있는 메시지가 단위시간당 처리되는 갯수를 M 이라 할때 t 시간 내에 처리될 확률 (PE) 는 $PE(t) = 1 - e^{-Mt}$ 이다.

그런데 버스의 Turn Around Time (T) 중에 버스는 $N\delta$ 시간 동안은 idle 상태에 있으므로 T 시간 내에 큐에 메시지가 대기할 확률은 실제로 $(1 - N\delta)$ 시간내에 메시지가 처리될 확률과 같아진다.

따라서 위 식으로부터 $\lambda m T = M(T - N\delta)$ 를 얻을 수

있다. 여기서 M 은 $M = \frac{\lambda m}{1 - N\delta}$ 이 되는데 T 를 $E(T)$ 라 하면

$$E(T) = \frac{N\delta}{1 - m\lambda\delta h}$$

이 된다. 여기서 δ 을 $\delta = m\lambda\delta h$ 로 하면 δ 은 T-Bus 의 부하를 나타내며, 또한 메시지 전송에 소요되는 점유율을 의미한다. 보통 부하 δ 은 0.4-0.5 erlang 으로 잡는다.

- (ii) 최대안도를 초과하게 되는 경우 : 1 번째 프로세서가 T-Bus 를 통해 전송할 수 있는 최대 메시지 수를 k_1 라 할때 k_1 는 1 부터 5 까지의 값을 갖기 때문에 이때의 Turn Around Time, $E(T_2)$ 는 각 프로세서의 버스 점유 시간의 합으로서 나타낼 수 있다.

$$E(T_2) = \sum_{j=1}^N \left\{ \sum_{i=1}^{k_i} T_{ij} + \delta \right\} \text{ 이다.}$$

여기서 T_{ij} 는 1 번째 프로세서의 TQQ 내에 있는 j 번째 메시지의 버스 점유 시간을 의미하는데 TQQ 에 쌓인 모든 메시지들의 IL type 을 1 이라 가정하고 이를 보완하기 위하여 safety factor (α) 를 고려하여 $E(T_2)$ 를 다시 쓰면 $E(T_2) = \sum_{i=1}^N \left\{ \sum_{j=1}^{k_i} (L \text{ type } i) \right.$

1인 메시지의 버스 점유 시간) + δ 가 되는데 앞식에

입력구안 값과 값 $h = 0.875 \text{ ms}$ 를 대입하여 정리하면

$$E(T_2) = \sum_{i=1}^N \left\{ (0.875 \times k_i) + \delta \right\} \alpha \text{ 로 된다.}$$

이제 이들의 값을 구하기 위하여 다음과 같이 가정하겠다.

N : 32개, m : 16개, 메시지의 평균크기 : 16 byte, B : 256 KBPS, 메시지 전송을 위하여 추가로 소요되는 시간 : 0.5 ms, δ : 0.5 Erlang, α : 0.45 로 하고 α 를 1.5로 할때 이들로 부터 $E(T_1)$ 을 구하면 $E(T_1) = \frac{32 \times 0.45}{1 - 0.5} \text{ ms} = 28.8 \text{ ms}$ 가 된다. 또한 $E(T_2)$ 는

$$(T_2) = \sum_{i=1}^{32} \left\{ (0.875 \times 5) + 0.45 \right\} 1.5 = 231.6 \text{ ms} \text{ 가 된다.}$$

3. 버스 컨트롤러 설계

3.1 T- 버스상의 각종 신호

T- 버스상의 신호는 Frame Sync (FRS), Assert (AST), Baud Rate Clock (BRC), Data (DAT)

등의 4가지로 구성되어 있으면 각각 A, B 채널로 이중화 되어 있다.

가. Frame Sync (FRS)

각 프로세서의 동기를 맞추주기 위한 신호로서 메시지 전송순서를 결정해 준다.

이상과 같이 시뮬레이션 약어 얻은 delay time 값을 각 논리 게이트의 delay 로 가정하고, 또 클락 입력으로 주기가 30 NS 인 펄스와 480 NS 인 펄스를 실제 클락인 26 KHZ (외부로 부터 수신하는 BRC)와 16 KHZ (자체에서 발생하는 클락) 클락으로 가정하여 각 논리회로에 대한 시뮬레이션을 수행하였는데 정상 동작 하였다.

AST 선택 회로와 데이터 선택회로에 AST 와 DATA 가 입력되어 출력되기 까지의 지연 시간은 약 6 NS 와 10 NS 정도 이었다. 이들에 대한 시뮬레이션 입출력 파형중 일부만을 부록에 수록하였다.

5. 결론

본 논문은 전자 고환기의 프로세서간 통신을 위한 버스 컨트롤로 2 μ m CMOS Standard cell 을 이용한 집적회로로 설계하기 위하여 전 단계로 서먼저 논리회로 설계를 수행한 결과이다. 논리 회로에 사용된 각 cell 들의 전기적 특성을 파악하기 위하여 연세 대학교의 MVAX-II 컴퓨터를 이용 SPICE 프로그램으로 시뮬레이션을 하였으며 논리 검증을 위하여 로직 시뮬레이터인 YSLOG 프로그램으로 논리 시뮬레이션을 하였는데 이미 고찰한 바와 같이 정상 동작하였다. 설계하고자 하는 집적 회로를 TDX-1A 전자 고환기에 이용할 경우 기존의 방식에 비하여 신뢰도를 향상시킬 수 있을 뿐만 아니라, 전력소모 및 점유 면적도 대폭 줄일수 있는등 잇점이 있으리라 보며 현재 개발중인 TDX-1B 에도 이용할 수 있을 것으로 본다.

** 참고 문헌 **

1. Edward C. Luczak, "Global Bus Computer Communication Techniques" pp453-459 Proceedings, Computer Networking Symposium 1978, IEEE
2. "TDX-1 S/W Design Engineering", ETRI
3. 이선외 2명 "TDX-1 의 Processor 간 통신방식에 관한 연구" 1983, ETRI
4. 임주환 "TDX-1 System 용량해석방법" 1984, ETRI
5. 이강원 "T-BUS 의 Traffic Capacity 분석" 1986, ETRI
6. Neil Weste, Kamran Eshraghian, "Principles of CMOS VLSI DESIGN" 1985, Addison Wesley
7. Amar Mukherjee, "Introduction to NMOS & CMOS VLSI System Design", 1986 Prentice Hall
8. Ryota Kasai et al, "An Integrated Modular & Standard cell VLSI Design Approach", Journal of Solid-state Circuits, Vol.SC-20 No.1, pp407-412, 1985
9. A.J. Kessler, A.Ganesan, "Standard Cell VLSI Design"; A Tutorial", IEEE Circuits & Devices Magazine pp 17-34, 1985
10. Microelectronics & CAD Lab., "YSLOG User's Manual, Yeon Sei University
11. Microelectronics & CAD Lab., "YSPIICE User's Manual, "Yeon Sei University

1. 2-Input NAND 2 SPICE Simulation

Oct 10 10:47 1987 nd2.o Page 1

***** SPICE NO.6 3/11/83 *****

02-INPUT NAND

***** INPUT LISTING TEMPERATURE = 27.000 DEG C

```

VDD 4 0 DC 5V
VIN 1 0 PULSE 0 5 0NS 5NS 5NS 5NS 5NS
VOUT 0 0 0
M1 1 1 4 4 PLOAD L=0.710 NMOS10 AD=0.000 AS=0.000 PS=350
M2 3 2 4 4 PLOAD L=0.710 NMOS10 AD=0.000 AS=0.000 PS=350
M3 1 2 0 0 NLOAD L=0.710 NMOS10 AD=0.000 AS=0.000 PS=350
M4 5 1 0 0 NLOAD L=0.710 NMOS10 AD=0.000 AS=0.000 PS=350
C1 3 0 27PF
.MODEL NLOAD NMOS UTO=0.83 GAMMA=0.45 BETA=0.70 BETA0=0.000000 A=0.00
+CGD=0.4E-10 CDB=0.5E-10 BETA=0.000000 BETA0=0.000000 K=0.50 BETA=0.000000
+MOSW=0.35 NS=1.17E-07 FOM=0.000000 NSMP=6.000000 NSIS=0.000000
+L=0.4E-06 W=0.2E-06 VDD=5.000000 DELTA=0.000000 DILTA=0.000000
+MOSPA=1.5 LEVEL=3
.MODEL NLOAD NMOS UTO=0.83 GAMMA=0.45 BETA=0.70 BETA0=0.000000 A=0.00
+CGD=0.4E-10 CDB=0.5E-10 BETA=0.000000 BETA0=0.000000 K=0.50 BETA=0.000000
+MOSW=0.35 NS=1.17E-07 FOM=0.000000 NSMP=6.000000 NSIS=0.000000
+L=0.4E-06 W=0.2E-06 VDD=5.000000 DELTA=0.000000 DILTA=0.000000
+MOSPA=1.5 LEVEL=3
+TRAN 0.01NS 50NS
+PROB TRAN V(1) V(3)
+WIDTH 1E-04 0.01NS
+OPTIONS NOMOS MONRES LIMITS DEL
END
    
```

TOTAL POWER DISSIPATION 6.14E-11 WATTS

***** OPERATING POINT INFORMATION TEMPERATURE = 27.000 DEG C

***** MOSFETS

MODEL	M1	M2	M3	M4
ID	1.17E-11	3.12E-10	7.49E-12	1.74E-14
VDS	-0.000	0	1.370	0
VGS	-0.000	-0.000	1.370	3.630
VDS	0	0	-3.630	0

***** TRANSIENT ANALYSIS TEMPERATURE = 27.000 DEG C



