

MNOS 기억소자의 계면상태밀도의 에너지분포의 결정

Determination of Energy Distribution of Interface State Density in the MNOS Memory Device.

한 태 현\*      광운대학교 대학원 전자재료공학과  
 강 창 수  
 박 종 하  
 서 광 열

Han, Tae-Hyun\*      Dep. of Electron. Materials Eng.  
 Kang, Chang-Soo      Kwangwoon Univ.  
 Park, Jong-hah  
 Suh, Kwang-Yell

Abstract

The high frequency and quasi-static C-V curves were measured to determine the interface state density in MNOS devices.

Berglund method was appropriate for determination of energy distribution of interface state density all over the energy gap.

Applying  $V_g$  vs  $\phi_s$  relation by Berglund method to comparison-analysis method of the high-frequency and quasi-static C-V curves, we were able to determine the energy distribution by only measured C-V curves without theoretical C-V curves.

The interface state density near the conduction band was high at lower temperature than room temperature.

I. 서 론

MNOS(Metal-Nitride-Oxide-Semiconductor)소자는 실리콘 기판위에 산화막과 질화막을 입힌 이중 절연구조를 가지며, 산화막과 질화막계면 혹은 질화막 내에 존재하는 트랩의 특성을 이용하는 비휘발성 반도체 기억소자로써, 전기적으로 기억갱신이 가능하고 기억유지(Retention)전력이 필요없는 장점이 있어 많은 연구가 되어 왔다. MNOS소자의 Si-SiO<sub>2</sub>계면상태(Interface state)는 소자의 열화특성, 기억유지특성 및 스위칭특성에 상당한 영향을 미치고 있는 것으로 밝혀지고 있다.<sup>1,2</sup> 따라서, Si-SiO<sub>2</sub> 계면상태의 에너지분포를 구하는 것은 소자의 특성개선이나 물성연구에 중요한 자료가 된다. 본 연구에서는 여러가지 분석방법으로 계면상태밀도의 에너지분포를 결정하여 보다 정확하고 용이한 분석방법을 제시하였으며, 온도변화에 따른 에너지분포를 결정하였다.

II. C-V측정으로 계면상태밀도를 구하는 방법<sup>4</sup>

II-1. Berglund 방법(low frequency 방법)<sup>5,6</sup>

1966년 Berglund에 의해 처음 제시되었으며, 이 경우 측정주파수가 충분히 낮아서 소수캐리어 및 계면상태가 측정주파수에 응답하여 캐패시턴스에 기여하게 된다. 따라서 소자의 총 캐패시턴스 C<sub>TF</sub>는

$$\frac{1}{C_{TF}} = \frac{1}{C_i} + \frac{1}{C_s + C_{ss}} \quad (1)$$

로 주어진다. C<sub>i</sub>는 절연체의 캐패시턴스로 MNOS의 경우는 산화막과 질화막의 직렬연결로 구하며 C<sub>ss</sub>는 계면상태로 인한 캐패시턴스, C<sub>s</sub>는 반도체 캐패시턴스이다. n-형 반도체의 경우, C<sub>s</sub>는

$$C_s = A \frac{C_{fbs}}{\sqrt{2}} \frac{\exp(V_g) - (n_i/N_d) \exp(-V_g) - 1}{[-(V_g + 1) + \exp(V_g) + (n_i/N_d)^2 \exp(-V_g)]^{1/2}} \quad (2)$$

이며, A는 게이트 면적, C<sub>fbs</sub>는 반도체 플랫폼(flat-band) 캐패시턴스,  $V_s = q\phi_s/kT$ 이며  $\phi_s$ 는 표면전위이다. 이때,  $\phi_s$ 는 아래쪽으로 밴드벤딩(band bending)된 경우 +값을 갖고 위쪽으로 밴드벤딩된 경우 -값을 갖는다. 표면전위  $\phi_s$ 함수로 C<sub>ss</sub>를 구하기 위해서는 게이트전압과 표면전위의 관계도출이 선행되어야 하는데 다음과 같이 측정곡선을 적분하여 얻을 수 있다.

$$\phi_s(V_g) = \phi_0(V_0) + \int_{V_0}^{V_g} \left[ 1 - \frac{C_{TF}(V_g)}{C_i} \right] dV_g \quad (3)$$

여기서  $\phi_0(V_0)$ 는  $V_g = V_0$ 일때 표면전위이며,  $V_0 = V_{fb}$ 일 경우는  $\phi_0(V_0) = 0$ 이 된다.  $V_g$  vs  $\phi_s$ 관계 및 (1), (2)식으로부터 구한 C<sub>ss</sub>는

$$C_{ss}(\phi_s) = AqN_{ss}(\phi_s) \quad (4)$$

이며, 다음과 같은  $\phi_s$  vs  $E_{ss} - E_{vs}$ 관계로부터 에너지에 따른 계면상태밀도를 구한다.

$$E_{ss} - E_{vs} = E_f - E_{vs} = E_g - kT \ln(N_c/N_d) + q\phi_s \quad (5)$$

## II-2. Terman 방법(high frequency C-V 방법)<sup>7</sup>

1962년 Terman에 의해 제시되었으며, 측정주파수가 충분히 높아서 소수캐리어와 계면상태가 측정주파수에 응답하지 못하므로 캐패시턴스에 기여하지 못한다. 따라서 소자의 총 캐패시턴스  $C_m$ 는

$$\frac{1}{C_m} = \frac{1}{C_i} + \frac{1}{C_s} \quad \text{--- (6)}$$

이며 n형 반도체 캐패시턴스  $C_s$ 는

$$C_s = \frac{A(\epsilon_s q^2 N_d / 2kT)^{1/2} (\exp(V_g) - 1)}{(\exp(V_g) - V_s - 1)^{1/2}} \quad \text{--- (7)}$$

로 주어진다. 측정된  $C_m$ 값을 (6)식에 대입하여  $V_g$  함수로  $C_s$ 를 결정하고, (7)식에서  $\phi_s$ 에 대한  $C_s$ 를 구하여 두 관계로부터  $V_g$  vs  $\phi_s$  관계를 구한다. 계면상태로 인한 캐패시턴스  $C_{ss}$ 는  $V_g$  vs  $\phi_s$  관계곡선의 미분에 의해 다음과 같이 구할 수 있다.

$$C_{ss}(\phi_s) = C_i \left[ \left( \frac{d\phi_s}{dV_g} \right)^{-1} - 1 \right] - C_s(\phi_s) \quad \text{--- (8)}$$

마찬가지로 (4), (5)식을 이용하면 에너지에 따른 계면상태밀도를 구할 수 있다.

## II-3. High frequency C-V와 Quasi-static C-V의 비교분석방법<sup>8</sup>

1971년 Castagne 과 Vapaille에 의해 처음 시도되었으며, 두 측정곡선의 차로 계면상태밀도를 구하는 방법이다.

즉 계면상태밀도  $N_{ss}$ 는

$$N_{ss}(V_g) = \frac{\Delta C(V_g)}{qA} \left[ 1 - \frac{C_{HF}(V_g) + \Delta C(V_g)}{C_i} \right]^{-1} \left[ 1 - \frac{C_{HF}(V_g)}{C_i} \right]^{-1} \quad \text{(9)}$$

로 구할 수 있으며 Terman방법으로 구한  $V_g$  vs  $\phi_s$  관계 및 (4), (5)식을 이용하면 에너지에 따른 계면상태밀도를 구할 수 있다.

## III. 실험

### III-1. 시편제작

본 실험에 사용된 소자는 비저항이 5~8Ωcm인 n-형 실리콘(100)기판위에 건식산화법으로 두께 23Å의 SiO<sub>2</sub>층과 LPCVD방법으로 두께 530Å의 Si<sub>3</sub>N<sub>4</sub>층을 차례로 입혔다. 게이트전극은 두께 3000Å, 반경 1mm의 원형으로 알루미늄을 스퍼터링하여 캐패시터형 MNOS구조로 하였으며 2x2 nm의 단위구조를 다이(die)에 집착한 후 세라믹으로 밀봉하였다.

### III-2. 측정

본 실험을 위해 high frequency C-V와 quasi-static C-V 둘 상온과 온도변화에 따라 측정하였다. Quasi-static C-V를 얻기 위해 측정시 램프전압의 증가율은 충분히 느린 50 mV/sec로 택하였으며 기억상태에 영향을 주지않고 계면상태만을 조사하기 위하여 인가전압의 범위는 ±4V로 한정하였다. Boonton 728D 캐패시턴스미터를 사용하여 high frequency C-V를 측정하였으며 측정주파수와 전압증가율은 각각 1MHz, 50mV/sec로 하였다.

## IV. 결과 및 고찰

### IV-1. 분석방법에 따른 계면상태밀도의 에너지분포

캐패시터형 MNOS소자를 가지고 측정한 high frequency C-V와 quasi-static C-V곡선은 그림 1. 과 같다.




그림 1. High frequency 와 quasi-static C-V 측정곡선

계면상태밀도의 에너지분포를 구하기 위하여 그림 1의 측정곡선을 이용하여 앞서 언급한 분석방법으로  $V_g$  vs  $\phi_s$  관계를 구한 결과 그림 2. 와 같다.




그림 2. 분석방법에 따른  $V_g$  vs  $\phi_s$  관계

Terman방법으로 구한  $V_g$  vs  $\phi_s$  관계는  $\phi_s > 0$  범위에서 Berglund 방법으로 구한 결과와 잘 일치하였지만,  $\phi_s < 0$  범위에서는 상당한 차이를 보였다.

앞의 이론식과 그림 2의  $V_g$  vs  $\phi_s$  관계를 이용하여 구한 계면상태밀도의 에너지분포는 그림 3과 같다. Berglund 방법을 사용하면 에너지값의 전 영역에 걸쳐 계면상태밀도를 구할 수 있었으며, high frequency와 quasi-static C-V의 비교분석방법으로 구한 결과와 비교할 때  $E_{ss}-E_{vs} > 0.75$ 의 에너지 영역에서 잘 일치하였다. 반면 Terman방법으로 구한 계면상태밀도는  $E_{ss}-E_{vs} > 0.7$ 의 영역에서 구해졌으며, 다른 두 방법으로 구한 결과와 다소 차이가 있었다. 앞서 사용한 세 가지 방법 이외에 Berglund방법으로 구한  $V_g$  vs  $\phi_s$  관계를 다른 두 방법에 적용하여 얻은 결과와 함께 나타내면 그림 3. 과 같다.

그림에서 알 수 있는 바와 같이 에너지 값의 전 범위에 걸쳐 Berglund방법으로 구한 계면상태밀도의 에너지 분포와 같은 결과를 얻었다. 이와 같은 결과로부터  $V_g$  vs  $\phi_s$  관계유도는 계면상태밀도의 에너지분포 결정에 중요한 영향을 미치며  $V_g$  vs  $\phi_s$  관계가 동일하였을 경우 분석방법에 무관하게 같은 에너지분포를 나타내을 알 수 있었다. 또한 Berglund방법으로 구한  $V_g$  vs  $\phi_s$  관계를 두 측정곡선의 비교분석방법에 적용하였을 경우는 이론곡선 없이 측정곡선만으로 에너지값의 전범위를 조사할 수 있는 장점을 가지고 있었다.




그림 3. 분석방법에 따른 계면상태밀도의 에너지분포  
 ○: (1) Berglund 방법    ■: (2) Terman 방법  
 □: (3) High frequency와 quasi-static C-V 비교분석방법  
 ▲: (1)에서 구한  $V_g$  vs  $\phi_s$  관계를 (2)에 적용  
 ●: (1)에서 구한  $V_g$  vs  $\phi_s$  관계를 (3)에 적용

IV-2. 계면상태밀도의 온도에 따른 에너지분포

온도변화에 따라 측정된 High frequency C-V 곡선은 그림 4와 같으며 각각의 경우 캐패시턴스 값은 표 1과 같다.




그림 4. 온도변화에 따른 High frequency C-V 측정곡선(1MHz)

표 1.

T(K)	123(K)	233(K)	283(K)	300(K)
C <sub>max</sub> (PF)	754	813	840	860
C <sub>min</sub> (PF)	47	67	78	92
V <sub>fb</sub> (V)	-0.5	-0.85	-0.95	-0.97

온도 변화에 따른 quasi-static C-V 곡선을 측정할 결과는 그림 5와 같다.

표에서 알 수 있는 바와 같이 캐패시턴스의 값은 온도가 감소함에 따라 점차 감소하였으며 플랫폼(flat-band) 전압은 +방향으로 이동하였다. 온도가 감소에 따라 플랫폼 전압이 +방향으로 이동하는 것으로 보아 계면상태는 도우너형 트랩임을 알 수 있었다.




그림 5. 온도변화에 따른 quasi-static C-V 측정곡선

그림 4와 그림 5의 상반부 C-V 곡선을 앞서 언급한 분석방법, 즉 Berglund 방법으로 구한  $V_g$  vs  $\phi_s$  관계를 두 측정곡선의 비교분석 방법에 적용하여 계면상태밀도의 에너지분포를 구하였다. 온도에 따른  $V_g$  vs  $\phi_s$  관계는 그림 6과 같으며, 계면상태밀도의 에너지분포는 그림 7과 같았다. 온도가 감소하면 에너지갭의 하반부는 조사할 수 없었으며 상반부는 상온보다 더 높은 계면상태밀도를 나타냈다.




그림 6. 온도변화에 따른  $V_g$  vs  $\phi_s$  관계




그림 7. 온도변화에 따른 계면상태밀도의 에너지분포

V. 결 론

High frequency와 quasi-static C-V를 측정하여 여러 가지 분석방법으로 계면상태밀도의 에너지분포 및 온도특성을 조사한 결과 다음과 같은 결론을 얻었다.

1. 에너지갭의 전 범위를 조사하고자 할 경우는 Berglund 방법이 적당하다.
2. 에너지갭의 상반부만을 조사하고자 할 때는 high frequency C-V와 quasi-static C-V곡선의 비교분석 방법이 용이하다.
3. Berglund 방법으로 구한  $V_g$  vs  $\phi_s$  관계를 두 측정곡선의 비교분석방법에 적용하였을 경우는 이론곡선없이도 측정곡선만으로 에너지갭의 전 영역을 조사할 수 있다.
4. 전도대 부근의 계면상태밀도는 상온에서 보다 저온에서 더 높은 에너지분포를 갖는다.

#### Reference

1. E. C. Ross and J. J. Wallmark, RCA Rev. Vol. 30, p367 (1967)
2. M. H. White and J. R. Cricchi, IEEE Trans. on Elect. Dev. Vol. ED-19(12) p1280(1972)
3. M. H. Woods and J. W. Tuska, Proc. 10th Ann. Relta.
4. E. H. Nicollian and J. R. Brews. MOS Phys. and Tech. (Willy, New York (1982) p319)
5. C. N. Berglund, IEEE Trans. on Elect. Device. Vol. Ed-13, p701(1966)
6. M. Kuhn, Solid-state Elect. Vol. 13, p873(1970)
7. L. M. Terman, Solid-state Elect. Vol. 5, p285(1962)
8. R. Castagne and A. Vapaille, Surface Sci. Vol. 28, p157(1971).