

디지털 신호처리소자 TMS320C30을 이용한 고속 영상처리 프로세서의 개발

변중남*, 오상록**, 유범재*, 한동일*, 김재우***

* : 한국과학기술원 전기 및 전자공학과, ** : 한국과학기술연구원 제어시스템연구실, *** : 삼성항공산업(주)

Development of a High-speed Image Processing Processor using TMS320C30 DSP

Zeungnam Bien *, Sang-Rok Oh **, Bum-Jae You *, Dongil Han *, Jae-Ok Kim ***

* : Dept. of Elec. Eng., KAIST, ** : Control Systems Lab., KIST, *** : Samsung Aerospace Co., Ltd.

ABSTRACT

A powerful general purpose image processing processor is developed using a high-speed DSP chip, TMS320C30. The image processing processor, compatible to the standard VME bus, is composed of VME bus interface unit, video rate image grabbing/coding unit, TMS320C30 interface unit and bank of high-speed SRAMs.

The performance is evaluated experimentally with the general image processing algorithms and the results show that the developed processor is capable of high speed image processing.

I. 서 론

생산공정자동화를 위한 많은 연구와 아울러 영상처리기술을 이용한 시각장치가 도입되어 널리 사용되고 있다. 현재 인간의 눈을 대신하는 자동화된 시각장치에 사용될 수 있는 많은 영상처리 알고리즘들이 연구되고 있으며 자동차 엔진조립장치, SMD용 칩(Chip)마운터, 시제부품 자동조립장치, 다이몬터, 캡조립시스템, 와이어본더등과 같은 자동조립시스템의 시각장치에 적용되어 널리 이용되고 있다[1-6].

그러나, 영상데이터의 저장 및 처리를 위해서는 방대한 용량의 메모리를 필요로 하며 이의 처리를 위해서는 많은 시간이 소모된다. 시각장치에 의한 생산공정의 자동화시에 영상처리 시간이 전체 생산공정의 유효성과 생산성을 결정하게 됨에 따라 보다 빠르고 정확한 영상처리 능력이 요구된다. 이에 영상처리 속도의 향상을 위해서 각 공정에 맞는 특수하드웨어 또는 병렬처리 소자, 디지털 신호처리소자(DSP)등을 이용한 하드웨어 개발을 위한 연구가 계속되고 있다.

본 논문에서는 현재 널리 사용되고 있는 VME 버스와 인터페이스 가능한 고속의 영상처리 프로세서를 설계, 제작하였으며 고속의 신호처리소자인 TMS320C30을 이용하였다.

제 2절에서는 제작된 영상처리 프로세서의 설계와 구조에 대해서 기술하고 제 3절에서는 그 실험결과를 기술하고자 한다.

II. 영상처리 프로세서

제작된 영상처리 프로세서는 VME 버스와 인터페이스 가능하도록 제작되어, 고속의 영상처리 기능을 담당할 수 있을 뿐만 아니라 VME 버스의 가속기로서 사용될 수 있다. 본 프로세서의 동작환경은 (그림 1)과 같다.




그림 1. 전체 시각시스템 구성도

영상 디자이너(image digitizer)는 카메라로부터 얻은 아날로그 영상을 $256 \times 256 \times 8$ 의 그레이 템플 영상으로 바꾸어 비전버스로 전송하며, 영상처리 프로세서는 비전버스의 영상 데이터를 이용하여 원하는 일을 수행할 수 있다. 그리고 그

영상처리 결과를 그래픽 엔진(graphic engine)을 이용해서 출력할 수 있다.

영상처리 프로세서는 MVME-110 CPU로 부터 다운로딩(downloading)된 실행코드를 이용해서 프로그램을 고속으로 수행할 수 있으며 영상 디지타이저로부터 획득한 영상 데이터를 고속으로 처리 가능하도록 설계되었다. 본 프로세서는 VME 버스 인터페이스부와 비전버스 인터페이스부 및 TMS320C30 인터페이스 부분으로 구성되어 있으며 각각 고속의 공유메모리와 연결되어 있다. 본 프로세서의 하드웨어 구조를 (그림 2)에 나타내었다.




그림 2. 영상처리 프로세서의 구조

2-1. 공유 메모리

256K 바이트의 크기를 가지는 템(RAM)으로서 128K 바이트의 시스템 메모리(system memory)와 128K 바이트의 영상 메모리(image memory)로 이루어져며 고속의 SRAM(CY7C198-25pc)를 사용하여 구성하였다. 시스템 메모리는 VME 버스 인터페이스부와 TMS320C30 인터페이스부가 동시에 호출할 수 있으며 TMS320C30의 시스템 메모리 영역으로 사용되어 프로그램의 저장 및 수행이 이루어지는 영역이다. 영상 메모리는 VME 버스 인터페이스부와 비전버스 인터페이스부, 그리고 TMS320C30 인터페이스부가 모두 호출할 수 있으며 2 프레임(frame)의 영상을 저장할 수 있다. 각 프레임은 256×256×8 크기의

그래이 테셀 영상을 저장할 수 있으며 그레이 테셀 영상과 함께 주변치 부호화(neighbor value coding)된 영상도 저장할 수 있도록 구성되었다.

2-2. VME 인터페이스

TMS320C30 및 비전버스의 동작을 제어하며 공유된 전체 메모리영역을 호출할 수 있다. 전체 메모리영역의 호출시에는 8비트의 크기와 16비트의 크기로 호출할 수 있으며 영상처리를 위해서 TMS320C30용 프로그램 코드를 시스템 메모리 영역에 다운로딩시키는 일을 한다. 그리고, 제어 레지스터(control register)를 두어 TMS320C30의 HOLD 및 RESET등을 이용하여 신호처리소자의 동작을 제어하며 비전버스의 선택기능과 함께 영상입력부를 제어한다. 영상 메모리에는 그레이 테셀 영상이나 주변치 부호화된 영상을 입력시킬 수 있으며 제어 레지스터를 이용하여 이를 선택한다. VME 인터페이스부의 불러선도는 (그림 3)과 같다.





그림 3. VME 인터페이스부의 불러선도

2-3. 비전버스 인터페이스

비전버스는 3개의 8비트 영상 데이터 버스로 이루어져 있으며 제어 레지스터를 이용하여 입력력의 제어를 원하는대로 이를 수 있다. 비전버스 인터페이스부는 영상 메모리부분만 호출할 수 있으며 비전버스로부터 8비트의 영상데이터를 받아들여 SRAM에 저장하는 기능과 주변치 부호화 회로를 이용하여 영상내의 3×3 윈도우(window)내의 주변치들을 8비트로 SRAM에 저장하는 기능을 가지고 있다.

실제영상의 저장시에는 TMS320C30의 32비트 데이터 버스를 전부 이용하기 위해서 4개의 8비트 입력데이터를 4개의 SRAM에 순차적으로 입력시켜 TMS320C30이 32비트로 호출할 수 있도록 설계되어 있다. 주변치 부호화된 영상의 저장을 위해서 고속의 256비트 시프트 레지스터(shift register)를 이용하여 3×3 윈도우 영상을 고속으로 입력할 수 있으며 (그림 4)에 나타내었다. 주변치 영상데이터를 이용하여 3×3 윈도우 기능을 고속으로 수행할 수 있음을 물론 세인코딩(chain coding)등의 알고리즘도 고속으로 수행할 수



(a) 3×3 윈도우 발생기

UL	UC	UR
ML	MC	MR
LL	LC	LR

(b) 3×3 윈도우

그림 4. 3×3 윈도우의 저장

있다. 하드웨어적으로 만들어지는 주변치 부호화된 영상데이터를 이용하면 신호처리소자에 의한 알고리즘을 고속화할 수 있다.

2-4. TMS320C30 인터페이스

TMS320C30은 내부에 램(RAM) 및 톱(ROM)과 캐쉬 메모리(cache memory)를 내장하고 33.3MFLOPS의 부동소수점 연산이 가능하고 16.7MIPS의 처리속도를 가진 고속의 신호처리소자이다. 병렬처리가 가능하며 모든 명령사이클은 60ns 내에 이루어지며 32비트의 데이터 버스와 24비트의 어드레스 버스를 가지고 있다. 그밖에 시리얼 포트(serial port), 타이머(Timer)등을 가지고 있으며 DMA기능을 가지고 있다.

TMS320C30은 VME 버스로부터 다운로딩된 프로그램코드를 수행하며 비전버스로부터 획득한 영상데이터를 고속으로 처리하는 역할을 한다. TMS320C30 신호처리소자는 어셈블리 코드(assembler code)로 작성시에 병렬처리가 가능하며 명령 캐쉬(instruction cache)를 이용하여 외부 메모리의 호출없이 많은 연산을 내부적으로 수행할 수 있으므로 속도가 느린 외부 메모리의 호출에 소모되는 시간을

줄일 수 있다. 그리고, 내부에 부동소수점 연산이 가능한 곱셈기(multiplier)를 내장하고 있으므로 부동소수점 연산이 포함된 복잡한 연산을 고속으로 처리할 수 있다. 이와 같이, TMS320C30 신호처리소자는 시스템 메모리에 다운로딩된 복잡한 영상처리 알고리즘들을 고속으로 처리할 수 있을 뿐만 아니라 일반적으로 시간이 오래 소모되는 FFT, 코랄레이션(correlation), 부동소수점 계산이 포함되는 복소합수, 초월함수연산을 고속으로 할 수 있다.

III. 실험 결과

고속의 신호처리 소자인 TMS320C30을 장착한 영상처리 프로세서를 이용하여 필터링(filtering), 코랄레이션(correlation), 부동소수점 연산을 포함한 복소합수 연산등의 시간이 오래 소모되는 알고리즘들을 고속으로 수행시킬 수 있다.

실험을 위해서 평균치 필터링(mean filtering), OTSU의 최적역치 산출방법[7]등의 일반적인 영상처리 알고리즘을 MVME-110 CPU 보드(MC68881 코프로세서(coprocessor)를 장착한 MC68000 CPU-10MHz)와 TMS320C30(32MHz)을 장착한 영상처리 프로세서에서 수행하였으며 그 결과를 (표 1)에 보였다.

Algorithm	Processing Time(msec)	
	Image processor	MVME-110 CPU board
mean filtering	2,707	37,837
histogram	740	3,837
Otsu's thresholding[6]	619	15,073
binarization	827	6,933
total	4,893	63,680

표 1. 영상처리시간 비교표

정수연산만으로 가능한 히스토그램(histogram)이나 이진화(binarization)등의 연산은 속도의 개선이 크지않으나 비교적 복잡한 평균치 필터링이나 부동소수점 연산이 많은 OTSU의 최적역치 계산은 수행시간이 약 15 ~ 20배 정도 차이가 생기는 것을 볼 수 있으며 총 처리시간은 13배 정도 차이가 생기는 것을 볼 수 있다. TMS320C30의 어셈블리 코드(assembler code)가 최적화 되지 않았음에도 불구하고 처리시간의 개선이 현저함을 볼 수 있다.

IBM PC와의 속도 비교를 위해서 IBM PC-AT(80287 코프로세서가 장착된 80286 CPU-16MHz)에서 수행되는

프랙탈 영상(fractal image)의 연산을 영상처리 프로세서에서 수행하였다. 출력은 (그림 1)의 그래픽 엔진(graphic engine)을 이용하였으며 (그림 5)에 그 영상을 나타내었다.




그림 5. 프렉탈 영상(cnewton)

프렉탈 영상 재현을 IBM PC-AT에서 수행시 100분정도의 시간이 소모되나 영상처리 프로세서를 사용할 경우 4분 정도 소요되었다. 프렉탈 영상의 재현시 많은 부동소수점 연산이 필요하므로 25배 정도의 수행속도의 차이가 생기는 것을 알 수 있다.

- [1] W. Brune, K. Bitter, "S. A. M. Opto-Electronic Picture Sensor in a Flexible Manufacturing Assembly system", Robot Vision, pp. 325-337, IFS(publications) Ltd., 1983.
- [2] M. L. Baird, "A Computer Vision System for Automated IC Chips Manufacture", IEEE Trans. on System, Man and Cybernetics, vol. 8, no. 2, 1978.
- [3] G. J. Agin, "Computer Vision Systems for Industrial Inspection and Assembly", IEEE Computer, May, 1980.
- [4] F. G. King, G. V. Puskorius, F. Yuan, R. C. Meier, V. Jeyabalan and L. A. Feldkamp, "Vision Guided Robots for automated Assembly", IEEE International Conference on Robotics and Automation, pp. 1611-1616, 1988.
- [5] B. You, Y. S. Oh and Z. Bien, "A Vision system for an Automatic Assembly Machine of Electric Components", accepted in IEEE Trans. on Industrial Electronics, 1989.
- [6] N. Ayache, O. D. Faugeras, "HYPER : A New Approach for The Recognition and Position of Two-Dimensional Objects", IEEE Trans. on Pattern Analysis and Machine Intelligence, vol. PAMI-8, no. 1, pp. 44-54, Jan. 1986.
- [7] H. Otsu, "A Threshold Selection Method from Gray Level Histogram", IEEE Trans. on SMC, vol. SMC-9, pp. 62-69, 1979.

IV. 결 론

VME 버스와 인터페이스 가능한 고속의 영상처리 프로세서를 설계 및 구현하였다. 병렬처리 구조를 가지는 고속의 TMS320C30 신호처리 소자를 이용하였으며 고속의 영상처리 프로세서로서 사용할 수 있을 뿐만 아니라 VME 버스의 가속기로서 사용할 수 있다. 일반적인 영상처리 알고리즘들을 이용하여 MVME-110 CPU 보드와 그 성능을 비교하였으며 13배 정도의 속도증가가 있음을 보였고 영상처리 프로세서로 사용될 수 있음을 보였다. 프렉탈 영상의 재현을 영상처리 프로세서로 수행하여 IBM PC-AT와 그 성능을 비교함으로써 25배 정도의 속도의 증가가 있음을 보였고 VME 버스와 인터페이스 가능한 가속기로 사용할 수 있음을 보였다.

참 고 문 헌

- [1] W. Brune, K. Bitter, "S. A. M. Opto-Electronic Picture Sensor in a Flexible Manufacturing Assembly system",