

전력변환 시스템 제어를 위한 고속 디지털 신호처리 시스템의 설계

김 준석, 설승기, 박민호

서울대학교 전기공학과

The Design of DSP System for Power Conversion System Controller

J.S. Kim, S.K. Sul, M.H. Park

Seoul National Univ. Electrical Eng. Dep.

ABSTRACT It is difficult to adapt modern control theory to power conversion system for the price of real time control H/W and the difficulty of S/W implementation. But recent development of large integrated circuit make it possible that One-Chip microprocessor processes high speed arithmetic calculation used in control theory. Specially this chip is called Digital Signal Processing chip. So, this research develops high performance, high reliable digital control system using TMS320C30 of Texas Instrument for real time control in power conversion system.

1. 서론

현대 제어이론은 많은 부분에서 활용되어 큰 성과를 거두고 있으나 전력 변환 시스템에서는 그 적용에가 흔하지 않다. 그 이유는 첨단의 제어이론을 적용하기 위하여서는 많은 수학적 연산을 필요로 하나 이러한 연산을 실시간 처리할 수 있는 H/W의 가격과 S/W의 개발 난이도가 전력 변환 시스템에 현대 제어이론의 적용을 기로막고 있다. 그러나 최근의 대규모 집적회로의 눈부신 발전에 의해 수년전 대형 Computer에서만 가능했던 연산이 단일 칩에서 가능케 되었다. 특히 Digital Signal Processor로 불리는 고속연산 처리용 IC는 제어이론에 사용되는 각종 연산을 실시간 처리하기에 최적으로 설계되어 있다.

이에 본 연구에서는 최신의 DSP소자인 Texas Instrument사의 TMS320C30을 주처리소자로하는 고성능, 고신뢰성의 디지털 제어 시스템을 제작하여 복잡한 제어 연산은 실시간으로 처리 할 수 있는 H/W와 S/W를 개발하였다.

2. DSP (Digital Signal Processor)의 특성

2.1 DSP의 개요

현대의 제어이론은 상당히 많은 양의 수치계산을 요구하기 때문에 지금까지 사용되어 왔던 아날로그 소자나 저속의 디지털제어 소자로서는 실시간 제어시스템의 구현이 거의 불가능하다고 할 수 있다. 이에 초고속의 연산기능을 갖는 제어용 소자의 개발이

요구되어져 있으며 이의 해결 방안으로 제어소자를 병렬로 사용하는 병렬처리 기법이나 혹은 신경망을 이용한 고속처리동이 제안되어지고 있으나 현시대에서 구현이 가능한 방법으로 초고속 제어소자를 개발하는 작업이 꾸준히 이루어져왔다. 이러한 노력의 일환으로 1982년 미국의 TI사에서 TMS32010을 개발하였다. TMS32010은 최초로 상업용으로 개발된 디지털 신호처리 전용 소자로서 고정 소수점연산만이 가능하기는 하지만 다른 디지털 소자 보다도 상당히 빠른 연산 속도를 나타내었다. 특히 이 소자는 Digital Signal Processing에 필수적인 적화연산(Sum of Product)을 고속으로 실행할 수 있도록 설계되었는데, 이는 필터링이나 FFT등 대부분의 신호처리가 곱셈한 수치를 다시 더하는 과정의 반복으로 이루어지기 때문이다.

즉 FIR 또는 IIR 등의 필터의 구조가 다음의 식과 같은 구조로 이루어지므로 곱셈과 덧셈의 반복으로 되어 있다. 이러한 이유에서 위의 소자를 Digital Signal Processor (DSP)로 통칭하고 있다.

$$Y(n) = a*X(n) + b*X(n-1) + c*X(n-2) + \\ d*Z(n) + e*V(n) \dots$$

2.2 3세대 DSP TMS320C30

현재 전세계에서 많은 메이커들이 DSP 개발경쟁에 참여하고 있으며 이미 많은 상업용 DSP가 개발되어 시판되어지고 있다. 본 연구에서는 이중에서 가장 사용자층이 두텁고 개발 환경이 발달된 TI사의 DSP중에서 최신 버전인 TMS320C30을 주처리 소자로하여 시스템을 개발하기로 하였다. TMS320C30은 TMS320 계열에서 처음으로 부동 소수점 연산기를 내장한 것으로 32bit 부동 소수점 덧셈 및 곱셈을 60 nSec에 처리할 수 있는 우수한 연산소자이다. 일반적인 33MHz 클록의 고성능 IBM-PC 386의 처리속도가 8 Million Instruction Per Sec (MIPS) 인데 반하여 TMS320C30은 16.7MIPS의 속도를 갖고 있으며 부동소수점연산 기능도 수치연산 소자, 80387을 장착한 386이 약 2 Million Floating Point Operation Per Sec (MFLOPS) 이지만 TMS320C30은 33.3MFLOPS 이다. 다음의 표I에 몇가지 CPU의 속도를 비교하여 놓았다.

기종	속도(MIPS)	부동소수점연산 처리속도(MFLOPS)
IBM-PC 386(33MHz)	8.12	약 2.0(80387 포함)
SUN Workstation: SPARC server2	28.5	4.2
Apollo Workstation: 720PA-Risc	55.5	17.0
TMS320C30	16.7	33.3

표1. 대표적인 시스템의 속도 비교

TMS320C30이 연산속도에서 월등히 우수한 이유는 32bit의 하드웨어 곱셈기를 내장하고 있기 때문이다. Clock 사이클 60 nSec마다 곱셈을 한번 할 수 있기 때문에 microprogramming에 곱셈을 수행하는 여타 CPU에 비교할 수 없을 정도로 빠른 연산을 할 수 있다. 더욱이 하비드 아키텍처에 의한 3라인 파이프(Pipe)구조를 가지고 명령거의 맷치(fetch), 해석, 수행을 동시에 처리함으로써 직렬처리의 한계를 최대한 극복하였기 때문에 명령의 처리 및 연산에서 최대한의 효율을 올리고 있다.

다음의 표2에 TMS320C30의 주요 특성을 약술한다.

초고속연산 (60 nSec Single Cycle Instruction)	
16.7 MIPS	
33.3 MFLOPS	
— 4K x 32 bit 고속 ROM 내장	
— 2K x 32 bit 고속 RAM 내장	
— 32 bit Data Bus, 24 bit Address Bus	
40/32 bit Floating Point/Integer 곱셈기 내장	
— DMA, Serial I/O, 32bit Timer,	

표2. TMS320C30의 특성

3. 하드웨어 설계

본 연구에서는 TMS320C30을 주 제어소자로 하는 범용의 고성능 디지털제어 시스템의 개발을 목표로하여 여러가지 제어에 응용이 가능하도록 최대한의 융통성(flexibility)을 부여하는데 주안점을 두어 설계하였으며 신뢰성 및 안정도에도 역점을 두었다. 이러한 융통성을 위하여 DSP의 주변 소자로 Hardware 변경을 Software로 가능케하는 Erasable Programmable Logic Device (EPLD)를 사용하여 필요한 제어환경에 대응하는 기능을 추가 혹은 변경할 수 있도록 하였다.

3.1 하드웨어 구성

TMS320C30의 뛰어난 기능을 최대한 발휘하도록 하기 위해서는 주변 소자 역시 뛰어난 성능을 가지고 있어야 한다. 본 시스템에서는 주 제어소자를 보조하기 위해 보조 처리 소자로서 Intel사의 One-Chip Microprocessor 8097BH를 채용하여 터미널역할을 할당 하였으며 두개의 소자사이에 듀얼 포트 RAM (Dual Port RAM)을 설치하여 데이터의 전송을 하도록 설계하였다. 또한 TMS320C30의 처리속도를 높이기 위하여 20nSec의 처리속도를 갖는 고속 SRAM을 4 MByte 설치하였다. 이러한 대용량의 기억소자는 일정한 시간동안의 제어입력과 그 출력을 기억함으로써 이상상태 발생시 고장 진단을 가능케하고 또한 고급언어 "C"로 개발된 S/W를 Down Load하여 내장할 수 있다. 키보드 및 7세그먼트 LED 디스플레이어등 사용자와의 간단한 인터페이스기능과 호스트 컴퓨터와의 통신기능을 8097BH 마이크로 프로세서에 구현하여 이를 Sub-CPU로써 활용하며, 주 제어기인 TMS320C30은 오로지 제어프로그램의 수행에만 전념하도록 OS를 개발하고 있다. 또한 개발의 편의성을 위하여 8097BH에 TMS320C30용의 ROM Emulator 및 동작감시기능을 부여하여 동작의 이상유무를 점검할 수 있도록 설계되었다. 이러한 시스템에 의해 일반 사용자는 단순히 IBM-PC등으로 C 언어를 컴파일한 후에 RS232-C에의한 통신 시스템으로 8097BH와 통신하면서 손쉽게 DSP전용의 초고속 프로세서인 TMS320C30을 운전할 수 있게 될 것이다. 아날로그 데이터를 입력하기 위하여 고속의 A/D 컨버터 및 4channel의 D/A 컨버터를 사용하였으며 전력 변환회로에의 응용을 위하여 전력용 반도체의 gating 신호를 줄 수 있도록 전기적으로 절연된 Gate Pulse Generator(GPG)를 설치하였다. 메모리 디코딩용의 고속 AS-TTL 및 버퍼를 제외하고는 TTL, CMOS 등의 IC를 사용하지 않고 EPLD로 회로를 처리하여 부품을 줄이고 융통성을 부여 하였다.

표3은 시스템의 하드웨어 구성을 기술한다. 사용된 주요 소자의 특성을 함께 기술하였다. 그림1에 4장의 보드 각각에 대한 블록 다이어그램을 도시하였다.

4. 소프트웨어 개발

뛰어난 하드웨어를 갖추었다 하여도 이를 적절하게 활용할 수 있는 소프트웨어가 부족하다거나 사용하기에 큰 불편이 있다면 무용지물이 된다. 320C30 용 실시간 제어가 가능한 C compiler를 통하여 제어 소프트웨어를 고급언어인 "C"를 이용하여 작성할 수 있으며 또한 각종 제어에 이용되는 다양한 알고리즘은 "C"의 Function 형태로 제공되어 주어진 Function의 편집과 간단한 주프로그램만의 작성으로 복잡한 실시간 제어가 가능하게 하였다.




그림1 시스템 블록 다이어그램

(a) SUB CPU Board (b) MAIN CPU Board

(c) Analog Board

5. 결 론

○ CPU	TMS320C30 Texas Inst. 33.3 MFLOPS CPU 2K x 32 bit Internal RAM
	8097BH Intel 16 bit One-Chip μ Processor 256 Register file Serial Port, Timer, 8ch 10bit ADC
○ MEMORY	EPROM 32K x 32 bit SRAM 256K x 32 bit EEPROM 2K x 8 bit DPRAM 2K x 16 bit
○ I/O Device	EPLD EPM5128 4 EA EPM5032 1 EA Isolation Input (20 bit) Isolation Output (13 bit) RS232-C 1 Port
○ Analog	AD678 12bit 5 μ Sec ADC 5EA AD394 12bit 4ch DAC 1EA ADC528 8ch Analog Mux. 2EA AD202 Isolation Amp. 1EA
○ GPA	14bit (Electrically isolated : +24V, 500mA)

본 연구에서는 국외에 이미 널리 쓰여지고 있는 DSP를 이용한 고속 디지털 연산 계어기를 이용한 범용의 고속제어 연산 처리용 H/W와 S/W를 개발 하였다. 시스템의 범용성을 위하여 EPROM을 사용한 응통성 있는 설계를 하였으며 "C"언어를 이용한 소프트웨어 개발을 가능케 하였다. 8097을 보조 CPU로 사용하여 Man-Machine Interface를 전달하게하여 DSP를 효율적으로 제어 연산에 이용할 수 있게 하였다.

본 연구는 제철전기 콘트롤, 급성 산전연구소 및 삼성 반도체의 지원에 의해 이루어진 것임을 밝힌다.

Reference

1. Texas Instrument, 'TMS320C3X User's Guide', 1990.
2. Altra 'MAX+Plus' EPLD manual, 1990.
3. Intel 'Embedded Controller Handbook' 1988.
4. Texas Instrument 'SPOX/XDS' 1990.
5. Texas Instrument 'TMS320C30 Emulator User's Guide' 1990.
6. Texas Instrument 'TMS320C30 Application Board Technical reference' 1990.
7. Texas Instrument 'TMS320C30 C compiler Release Note 4.00' 1990.
8. Texas Instrument 'TMS320C30 C source Debugger User's Guide' 1990.
9. Texas Instrument 'TMS320C30 C source Simulator User's Guide' 1990.

표3 시스템의 하드웨어 구성