

하드 스위칭 인버터를 위한 새로운 IGBT용 게이트 드라이버

정 용채, 김 학성, 정 재훈, 이 병우, 조 규형
한국 과학 기술원 전기 및 전자공학과

A New IGBT Gate Driver for Hard Switching Inverter

Y. C. Jung, H. S. Kim, J. H. Jeong, B. W. Lee and Gyu-Hyeong Cho
Dept. of Electrical Engineering, KAIST

ABSTRACT

To overcome the problem of the diode reverse recovery in high switching frequency inverter, a new gate drive scheme is proposed for IGBT in this paper. Using this circuit, the reverse recovery current can be controlled and faster switching time can be achieved for hard switching inverter. The over-current protection method, which is suitable for the proposed gate driver, is also presented. The operation of the proposed circuit is investigated and its usefulness is verified through the experimental results.

1. 서 론

최근 전력소자산업의 발달에 힘입어 MOSFET, IGBT 및 GTO등 고주파 스위칭과 대전력에 응용할 수 있는 소자가 많이 나오고 있다. 그중 IGBT는 우수한 도통특성을 가지며 드라이브가 쉽고 넓은 SOA영역과 첨두 전류특성이 좋아서 사용이 급증하고 있다. 특히 고주파 스위칭 특성 때문에 IGBT를 사용한 인버터에 관한 많은 연구가 이루어지고 있다.[2]-[4] 그러나, IGBT 인버터가 고주파 스위칭을 하면 역별 다이오우드는 큰 역회복 전류에 의한 손실이 커지므로 IGBT의 스위칭 특성에 적합한 고속 다이오우드를 사용해야 한다.[5] 그래도 다이오우드의 손실과 역회복 전류가 크다면 게이트 저항을 증가시켜서 역회복 전류를 감소시키고 대신 스위칭 주파수를 줄여야 한다. 또한, IGBT 인버터를 위한 게이트 드라이버는 과전류 보호회로를 포함해야 한다. 따라서 IGBT의 게이트 드라이버는 이와 같은 문제를 잘 고려해서 설계를 해야 한다.

본 논문에서는 이러한 문제들을 해결할 새로운 IGBT 인버터용 게이트 드라이버를 제안한다. 제안된 게이트 드라이버는 역별 다이오우드의 역회복 전류를 현격히 줄이며 이에의한 손실의 감소와 빠른 스위칭 시간을 얻을 수 있다. 이러한 접근방식은 전력 트랜지스터나 MOSFET에도 적용할 수 있다. 제안된 게이트 드라이버에 관한 자세한 설명과 실험결과를 다음 절에 상세히 설명할 것이다. 또한 제안된 드라이버에 적합한 과전류 보호회로를 제시하고 시뮬레이션을 통해서 그 동작을 확인한다.




그림 1 게이트 드라이버 회로 (a) 기존의 방식 (b) 제안된 방식

2. 제안된 게이트 드라이버의 특성 및 동작

그림 1은 기존의 방식과 제안된 방식을 비교하기 위해 간략하게 두가지 방식의 게이트 드라이버 회로를 보여주고 있다. 기존의 게이트 드라이버는 GDU(Gate Driver Unit)와 게이트 저항 R_g 로 구성되어 있고 GDU는 과전류 보호회로를 포함하고 있다. 본 논문에서는 그림 1(b)와 같이 다이오우드 전류를 검출하는 트랜스포머와 역회복 전류를 제어하는 회로가 부가적으로 추가되었다. 제안된 회로의 동작은 다음과 같다.

먼저 다이오우드 D_2 를 통해서 부하전류가 흐른다고 가정을 하고 스위치 S_1 을 도통시켜 주면 다이오우드 D_2 는 off되고 $V_d - S_1 - D_2$ 를 통해서 역회복 전류가 흐른다. 이때 검출저항 R_s 에 전압이 걸리고 트랜지스터 Q_1 이 도통을 해서 게이트 전류를 제어해 되서 IGBT S_1 을 약간만 도통하게 해준다. 즉 IGBT S_1 양단의 전압이 어느 정도 걸리게 되어 역회복 전류를 줄일 수 있게된다. 그림 2는 위의 두 회로에




그림 2 각 소자의 기본 파형 (a) 기존 방식 (b) 제안 방식

대한 동작파형을 보여 주고 있다. 역회복 전류는 상당히 줄어들고 스위칭 시간이 약간 늘어 나지만 매우 작기 때문에 IGBT를 고주파로 스위칭 하는데는 문제가 없다.

위의 동작설명을 확인하기 위해서 아래와 같은 데이터를 가지고 실험을 하였다.

$$V_d = 300[V], I_o = 8[A], N_2/N_1 = 126,$$


$$R_g = 5[\Omega], R_s = 33[\Omega],$$

S_1, S_2 : IRGPC40F, D_1, D_2 : DSDI 35-12A,

Q_1, Q_2 : 2N2222A, D_{G1}, D_{G2} : 1N4148

그림 3은 기존의 게이트 드라이버의 동작파형으로 다이오우드와 IGBT의 전압, 전류와 각 소자의 손실파형을 보여주고 있다. 이 파형에서 다이오우드 전압은 역회복 전류가 흐르는 동안 DC 전압의 2.5배 이상 올라가며 또한 IGBT의 손실보다 다이오우드의 손실이 무척 큼을 알 수 있다. 이에 반해 그림 4는 본 논문에서 제안된 게이트 드라이버 회로를 사용했을 때의 각 파형을 보여 주는데 역회복 전류가 [A]에서 9[A]로 현격히 줄었으며 다이오우드의 첨두전압도 거의 DC 전압과 같다. 또한 역회복 시간도 100[ns]정도만 증가했으므로 고주파 스위칭을 하는데는 큰 문제가 없다. 각 소자의 손실을 보면 IGBT의 손실은 증가했고 다이오우드의 손실은 현격히 감소했다.

제안된 게이트 드라이버를 설계하기 위해서는 이러한 각 소자의 손실 증감을 염두에 두고 설계를 해야 한다. 그림 5는 실험을 통해서 얻은 자료를 각 검출저항에 대한 각 소자의 손실을 보여 주는 그래프이다. 검출저항을 증가시키면 IGBT의 손실은 감소하고 이에 반해 다이오우드의 손실은 증가한다. 전체 손실을 기존의 게이트 드라이버와 비교해 보면 줄어드는 부분이 있으므로 손실면에서의 혁신값을 얻을 수도 있다.



(a)





그림 3 기존의 게이트 드라이버의 동작파형 (a) diode (b) IGBT

Voltage : 50V/div, Current : 5A/div,
Power : 500W/div, time : 200ns/div



(a)




그림 4 제안된 게이트 드라이버의 동작파형 (a) diode (b) IGBT

Voltage : 50V/div, Current : 5A/div,
Power : 500W/div, time : 200ns/div

3. 과전류 보호회로

그림 6은 과전류 보호회로의 일부분을 보여주고 있다. 일반적인 과전류 보호방법은 V_{ce} monitoring 방식이다. 본 논문에서도 이 방법을 채택해서 과전류 보호회로를 설계했다. V_{ce} monitoring은 도통신호와 V_{ce} 의 AND를 취해서 트랜지스터 Q_{oc} 의 베이스에 가해진다. 이 트랜지스터와 병렬로 병여 있는 커패시터는 IGBT가 short 회로에서 off될 때 과전압 발생을 저지하기 위해서 첨가된 것이다. 그림 7은




그림 5 검출저항에 대한 각 소자의 손실곡선




그림 6 과전류 보호회로

SABER 시뮬레이터로 모의실험을 통해서 얻어진 파형으로 과전류 보호회로가 잘 동작함을 보여주고 있다.




그림 7 모의실험 결과 (20 μs에서 short 발생)

4. 결 론

본 논문에서는 고주파 스위칭 IGBT 인버터에 적합한 새로운 게이트 드라이버를 제안했다. 이 드라이버는 역별열 다이오우드의 역회복 전류를 크게 줄이고 다이오우드의 과도한 손실을 IGBT와 분담을 시켜서 전체적인 효율면에서 향상을시키고 다이오우드의 침투전압을 상당히 줄인다. 이러한 방식의 게이트 드라이버는 다른 스위칭 소자에도 적용할 수 있다. 제안된 회로의 동작을 실험을 통해서 확인하였으며 이 회로에 적합한 과전류 보호회로를 설계하고 모의실험을 통해 동작을 확인 하였다.

REFERENCES

- [1] Werner Bosterling, et. al., "IGBT-Modules : Concept-Gate Drive-Fault Protection", EPE '89, pp.599-604
- [2] Mertens A., "Design Of A 20KVA Resonant DC Link IGBT Inverter On the Base Of Experimental Device Evaluation", EPE '91, vol.4, pp.172-177
- [3] Mertens A. and Divan D. M., "High Frequency Resonant DC Link Inverter Using IGBT's", IPEC-TOKYO, 1990, pp.152-160
- [4] Yehia Tadros, Gunter Junge and Samir Salama, "Design Aspects Of High Power PWM Inverters With IGBT", EPE '91, vol.2, pp.83-88
- [5] Frede Blaabjerg and John K. Pedersen, "An Optimum Drive And Clamp Circuit Design With Controlled Switching For A Snubberless PWM-VSI-IGBT Inverter-leg", IEEE PESC '92, pp.289-297