

입체표면형상 구조위에 PECVD로 증착한 Ta₂O₅ 유전박막의 특성

조용범, 이경우, 천희곤, 조동율

김형준*, 김선우*, 구경완**, 김동원***

울산대학교 재료공학과

* 서울대학교 무기재료공학과

** 충청전문대학 전자과

*** 경기대학교 재료공학과

1. 서 론

반도체 제조 공정기술의 향상으로 기억소자의 고집적화가 이루어지고 있으며, 고집적화를 위해 각 개별소자 및 셀 영역의 점유면적감소가 요구되고 있다.

기존의 16Mb, 64Mb DRAM에서 사용되고 있는 NO(Si₃N₄/SiO₂)구조의 복합유전박막의 경우에, 박막화의 한계 (약 4nm)에 도달하게 되어, 차세대 고집적 소자에의 적용이 곤란하게 된다. 또한, 현재 응용되고 있는 평평한 표면(even surface)을 갖는 3차원 구조(stacked, trench cell)만으로 전극 면적을 향상시키는 데에는 한계점에 도달하게 되었다.

본 연구에서는 유전용량 확보를 위하여 기존의 평평한 표면대신 HSG(hemispherical grain), rugged 구조등과 같은 입체표면형상구조의 하부전극을 형성시켜 박막의 유효면적을 증가시키고, PECVD 방법으로 고 유전상수를 갖는 재료인 Ta₂O₅ 박막을 형성시킨 후, MIS (metal-insulator-semiconductor)커패시터를 제작하여 전기적 특성 및 신뢰성을 평가하여 차세대 기억소자에의 적용가능성을 검토하였다.

2. 실험방법

본 연구에서 행한 하부전극인 입체표면형상(hemispherical 및 rugged)의 poly-Si 박막은 저압 화학증착장비인 (ASM-100PRO, TEL)을 사용하였다. 증착온도는 500°C에서 600°C 까지 변화시키면서, 증착압력은 0.5 torr 또는 0.25 torr 이하에서 300Å에서 500Å 까지의 두께를 갖는 poly-Si 박막을 생성시켰다.

입체 표면 형상의 하부전극 구조를 생성한 후, 각 표면을 RTN(900°C, NH₃, 30초) 또는 RTA(900°C, N₂, 30초)처리를 행하였다.

위와 같이 준비된 입체표면형상 다결정 실리콘 하부전극위에 PECVD 방법으로 Ta₂O₅박막을 증착하였다. 박막의 형성은 유입되는 탄탈륨 유기 금속원소인 Ta(C₂H₅O)₅를 125°C로 적당한 증기압을 확보한 후, Ar 가스를 250 sccm 유입, 플라즈마 화학증착 반응로로 도입하였다. 산화제인 N₂O 가스는 9.6 sccm으로 고정시키고, RF 출력은 150W, 기판온도는 400°C로 유지하며 200~250Å 두께

의 탄탈륨 산화막을 증착시켰다. 이 증착조건은 기존의 연구결과를 바탕으로한 최적 조건을 이용하였다.

최종적으로 RTN, RTA 처리된 입체 표면 형상 다결정 실리콘 표면위에 증착된 Ta_2O_5 박막의 증착 직후(as-deposited) 박막과 600°C, O₂, 1시간 열처리된 박막 그룹으로 나누어, Al을 스파터링으로 증착한 후 사진 식각 방법으로 상부전극패턴을 형성하였다.

Ta_2O_5 박막의 전기적 특성을 조사하기 위하여 누설전류 및 TDDB 특성은 HP4145B, 정전용량은 HP 4280A 1MHz C-V plotter, HP 4162A LCR meter(10KHz)를 이용하였다.

3. 결과 및 고찰

Ta_2O_5 박막의 누설전류 특성은 평평한 표면에 비하여 입체표면형상구조에서 증가하는 거동을 보여주고 있으며, 이는 박막내의 결함등의 계재로 인하여 누설전류가 상당히 크게 나오고 있다고 예상된다. 그리고 증착직후 보다 열처리를 한경우에 누설전류는 1 지수(order)정도 감소하는 경향을 보여 주었다. 증착 직후의 RTN 처리된 기판의 누설전류 특성은 RTN 처리된 기판의 특성이 우수 하였으며, 이는 RTN 박막이 계면에서의 자연산화막 제거 효과에 어느 정도 기여 했다고 추측된다.

TDDB 특성은 각각 E=4, 3.5, 4 MV/cm에서 측정하였는데 p-Si 웨이퍼위에서의 특성보다 열화된 특성을 보여 주었다.

입체표면 형상위에서의 Ta_2O_5 박막의 정전 용량 특성은 평평한 표면에 비하여 1.2~1.5배 증가됨을 보여주는데, 본 실험에 사용한 입체 표면 형상의 유효면적 계산 결과 평평한 표면에 비하여 1.2~1.5배로 실험치와 잘 일치됨을 보여주었다. 하지만 이상적인 입체 표면 형상위에서의 박막의 유효면적은 1.8~2.1배 까지 면적증가가 가능함으로 하부전극의 입체표면형상에 따라 정전용량 특성이 상당히 의존함을 보여 주었다.

4. 결론

본 연구에서 HSG, rugged poly-Si 등과 같은 입체 형상구조의 하부전극에 따른 Ta_2O_5 박막의 전기적 특성을 누설전류, 정전용량, TDDB 특성 측면에서 고찰 하였다.

Ta_2O_5 박막의 기판 형상에 따른 누설전류 특성은 기판의 표면 입자 형상이 거친 표면일 수록 누설전류가 증가하는 거동을 보여주고 있었으며, 기판으로 사용한 n+-poly-Si 표면을 RTN, RTA 처리에 따른 Ta_2O_5 박막의 특성변화는 큰 차이를 보여주고 있지 않았다. 입체표면 형상에 따른 정전용량은 명명한 표면에 비하여 약 1.2~1.5배 증가하였다. 또한 입체표면형상위에서의 Ta_2O_5 박막의 TDDB특성은 p-Si 웨이퍼위에서의 특성보다 열화된 특성을 보여주고 있었다.