

Single Stage 역률보상을 위한 ZVT 풀 브릿지 부스트 컨버터

⁰송두의*, 권순걸*, 조정구, 백주원, 하성운, 김종수, 임근희

Zero Voltage Transition Full Bridge Boost Converter for Single Stage Power Factor Correction

D.I. Song*, S.K. Kwon*, J.G. Cho, J.W. Back, W.H. Kim, J.S. Kim, G.H. Rim
*KyungNam University, Korea Electrotechnology Reserach Institute

Abstract - A zero-voltage-transition (ZVT) full bridge (FB) boost converter for single stage power factor correction (PFC) in distributed power system is proposed. A simple auxiliary circuit provides zero-voltage-switching (ZVS) condition to all semiconductor devices without imposing additional voltage and current stresses and loss of PWM capability. The proposed boost converter provides both input power factor correction and direct conversion from 110~220VAC line to 300VDC bus with single power stage. Operational principle, analysis of the proposed converter are described and verified by computer simulation and experimental results from a 1.5 kW, 80 kHz laboratory prototype.

I. 서 론

전원장치의 고성능화에 따라 입력역률을 보상하기 위한 역률보상회로의 채용이 단상 전원인 경우 거의 일반화 되어 가고 있다. 그래서, 전원장치의 기본 구조는 그림 1(a)에 나타낸 것처럼 고역률을 얻기 위한 역률보상회로와 안정된 출력을 만들어내기 위하여 off-line dc/dc 컨버터로 구성 된다. 이 방식은 전력이 두번 변환되기 때문에 전체 시스템은 복잡해지고 비효율적이며 고가인 단점을 갖는다. 그림 1(b)는 풀 브릿지 부스트 컨버터를 이용한 구조로서 single stage로 입력역률보상과 안정된 출력전압을 동시에 얻을 수 있기 때문에 전체 시스템이 간단하고, 저가이며 효율적인 장점을 갖는다. 그러나, 출력전압에 입력전원 주파수의 2배에 해당하는 저주파 리플이 존재하는 단점을 갖는다. 그래서, single stage 변환 방식은 빛데리 충전기나 분산전원장치 (distributed power supply)의 dc bus를 만들어 주는 front-end 컨버터와 같은 출력에 어느 정도의 리플전압을 허용하는 용도에 효과적으로 사용될 수 있다[5].

본 논문은 single stage 변환을 위한 새로운 ZVT 풀 브릿지 부스트 컨버터를 제안한다. 제안된 컨버터는 그림 2에 나타낸 것처럼, 간단한 ZVT 보조 회로[5,6]를 추가하므로서 주소자는 물론 2차측의 정류 다이오드까지 영전압 스위칭을 얻을 수 있는 구조이다[2,5,6]. ZVT 보조회로의 용량은 전체 용량에 비해서 매우 작으며, 넓은 부하범위에서 영전압 스위칭이 가능하며, 스위칭 소자의 전압과 전류 스트레스가 매우 작은 장점을 가지고 있어서 대전력(수 kW까지)에 적용할 수 있다[3,4].

제안된 컨버터의 동작원리, 해석, 및 제어에 관해서 설명하고, 1.5 kW급 시작품에 대한 컴퓨터 시뮬레이션 및 실험 결과를 통하여 이의 타당성을 입증하였다.




그림 1. 역률보상회로를 갖는 전원장치의 블록도
(a) 종래의 two stage 방식, (b) 제안된 single stage 방식.




그림 2. Single stage 역률보상을 위한
제안된 ZVT 풀 브릿지 부스트 컨버터 회로

II. 동작 원리

제안된 컨버터의 기본적인 동작을 설명하기 위해서, 모든 소자들은 이상적으로 가정하였고, AC 입력 전압은 스위칭 주기동안 일정한 DC 전원으로서 가정하였다. 반주기의 동작은 8개의 모드로 나누어지고, 그림 3에 각 모드에 대한 파형을 나타내었다.

[모드 1]

4개의 1차 스위치는 터온되고 입력 전류 I_{Ls} 는 식(1)과 같이 초기전류 I_1 으로 선형적으로 증가한다.

$$I_{Ls}(t) = \frac{V_s}{L_s} t + I_1 = I_2 \quad (1)$$

[모드 2]

모드 1 후에, 대각 부분 스위치 S_2, S_3 는 터오프된다. 스위치의 터오프로 인덕터 전류는 V_o 까지 공진 커패시터 C_r 을 충전한다. 공진 커패시터 전압은 식(2)으로 주어진다.

$$V_{Cr}(t) = \frac{nI_2}{C_r} t \quad (2)$$

[모드 3]

공진 커패시터 전압은 2차측 정류다이오드 D_1, D_4 의 도통으로 출력 전압으로 클램프된다. 입력 전류는 다음과 같이 선형적으로 감소한다. 이 모드의 종단에서 인덕터 전류는 다음과 같이 주어진다.

$$I_{Ls}(t) = I_2 - \frac{nV_o - V_s}{L_s} t = I_3 \quad (3)$$

[모드 4]

모드 3를 끝내기 위해서, 오프 상태의 1차측 스위치 S_2, S_3 가 터온되어야 한다. 터온되는 1차측 스위치뿐만 아니라 터오프되는 2차측 다이오드에 영전압 스위칭 상태를 가능하게 하기 위해서 보조 스위치 S_a 가 터온되고 공진 전류는 nI_{Ls} 까지 선형적으로 증가한다. $I_{Lr}(t)$ 과 $I_{Ls}(t)$ 는 식(4), (5)로 주어진다.

$$I_{Lr}(t) = \frac{V_o}{L_r} t \quad (4)$$

$$I_{Ls}(t) = I_3 - \frac{nV_o - V_s}{L_s} t = I_4 \quad (5)$$

[모드 5]

I_{Lr} 가 nI_4 까지 증가하였을 때, 2차측 다이오드 D_4 는 그림 3에 보여진 것처럼 영전압과 영전류 상태에서 터오프된다. 그 다음에 L_r 과 C_r 는 공진을 시작하고 V_{Cr} 는 영에 도달할 때까지 감소한다. $I_{Lr}(t)$ 와 $V_{Cr}(t)$ 는 식(6), (7)로 주어진다.

$$I_{Lr}(t) = \frac{V_o}{Z_r} \sin(\omega_r t) + nI_4 \quad (6)$$

$$V_{Cr}(t) = V_o \cos(\omega_r t) \quad (7)$$

여기에서, $Z_r = \sqrt{L_r/C_r}$, $\omega_r = 1/\sqrt{L_r C_r}$.

$V_{Cr}(T_{M5}) = 0$ 의 조건으로부터, 공진 주기 T_r 는 다음과 같이 얻어진다.

$$T_r = \frac{\pi}{2} \sqrt{L_r C_r} \quad (8)$$

[모드 6]

V_{Cr} 이 영으로 감소할 때, 다이오드 D_2 는 도통하기 시작한다. 공진 전류는 입력 전류 nI_{Ls} 가 D_1 과 D_2 를 통하여 흐르는 동안 S_a 와 D_2 를 통하여 환류한다. 이 모드 동안, 1차 전압은 항상 영이고, 오프 상태의 스위치 S_2, S_3 는 영전압 상태로 터온할 수 있다.

[모드 7]

1차 스위치 S_2, S_3 는 영전압으로 터온되고, 그 다음에 2차측 다이오드 D_1 역시 영전압 상태로 터오프되고 I_{Ls} 는 다시 증가하기 시작한다. 더욱이, 보조스위치 S_a 는 공진 전류의 에너지를 출력 커패시터로 회생하기 위하여 터오프되고, 이 과정은 보조스위치 내부 커패시터의 스너버 동작으로 인해 손실이 적다. 이 모드의 시구간은 보조 스위치의 내부 커패시터가 C_r 과 비교하여 매우 작기 때문에 충분히 무시할 정도로 매우 짧다. 그래서, 이 모드에 대한 과정은 그림 3에서 생략되었다.

[모드 8]

입력 전류는 연속적으로 증가하고 이것은 식(9)으로 주어진다.

$$I_{Ls}(t) = \frac{V_s}{L_s} t + I_4 \quad (9)$$

만일 모드 5에서 모드 7동안 I_{Ls} 의 변화가 무시된다면, 공진 인덕터 전류는 D_2 와 보조 스위치 S_b 의 내부 다이오드를 통하여 이것이 다음과 같이 소멸할 때까지 출력 커패시터로 회생된다.

반주기의 동작은 모드 8의 종단에서 완전하게 끝난다.

$$I_{Lr}(t) = \frac{V_o}{Z_r} + nI_4 - \frac{V_o}{L_r} t \quad (10)$$




그림 3. ZVT 폴 브릿지 부스트 컨버터의 동작 파형도.

III. 제안된 컨버터의 특징

제안된 부스트 컨버터는 single stage로 역률보상 뿐만 아니라 출력전압의 레귤레이션을 할 수 있는 구조이다. 기존의 two stage 방식과 비교하여 하나의 전력단이 줄었기 때문에 주회로 및 제어회로는 간단해 졌고, 전체 효율도 상당히 개선될 수 있다. 또한, 간단한 보조회로를 2차측에 부가 하므로서 능동소자는 물론 2차측의 정류 다이오드의 영전압 스위칭이 가능하다. 그림 3에 나타낸 것처럼, 보조회로의 동작 구간은 스위칭 주기에 대해서 매우 짧다. 그래서, 보조 스위치의 정격은 주소자와 비교해서 상당히 작고, 보조 회로의 도통순설 또한 아주 작다. 보조회로가 2차측 정류기에 설치되었기 때문에, 2차측 다이오드의 영전압 스위칭 특징은 다른 영전압 스위칭 컨버터와는 약간 다르다. 2차측 정류 다이오드는 영전압/영전류 상태에서 스위칭 되고 주스위치는 단지 영전압 상태에서 스위칭된다. 이 특징은 고전압, 고주파 전원장치에서 대부분의 스위칭 손실이 일반적으로 능동 소자 보다는 오히려 다이오드 역회복에 의한 손실에 기인하기 때문에 고전압, 고주파수 용용분야에 효과적으로 사용될 수 있다. 몇 가지 상태에서의 개략적인 다이오드 스위칭 파형을 그림 4에서 비교하였다. 제안된 컨버터의 다이오드는 그림 4(d)와 같이 영전압/영전류 상태에서 스위칭한다. 이 경우 스위칭 손실이 거의 없고, EMI 노이즈 레벨은 매우 낮다는 것을 볼 수 있다.

많은 소프트 스위칭 컨버터들이 높은 소자 전압과 전류 스트레스, PWM 성능의 저하, 제한된 영전압 또는 영전류 스위

침 범위등 많은 단점을 갖는다. 이것은 공진에 기여하는 인덕터나 커패시터가 주 전력 전달 경로에 위치하기 때문이다. 그러나, 제안된 컨버터에서는 그림 2에서 알 수 있는 바와 같이 보조회로가 주 전력 전달 경로에서 벗어나 있기 때문에 스위칭 소자의 전압 및 전류 스트레스가 낮으며, 광범위한 부하 범위에서 영전압 스위칭이 가능하다. 따라서, 종래의 하드 스위칭 PWM 컨버터의 거의 모든 특성이 제안된 컨버터에 보존되어 있으므로 기존의 모델링, 제어 기법을 그대로 사용할 수 있다[1,7].




그림 4. 몇 가지 상태에서의 대역적 디아이오드 스위칭 패형
(a) 하드 스위칭 시 (b) 영전류 스위칭 시
(c) 영전압 스위칭 시 (d) 영전류 및 영전압 스위칭 시

IV. 시뮬레이션 및 실험 결과

1.5 kW, 80 kHz 컨버터에 대해서 PSpice를 이용한 시뮬레이션 및 실험을 하였다. 그림 5에 시뮬레이션에 사용된 실제 실험 회로를 나타내었다. 그림 6은 시뮬레이션 패형으로서, 모든 패형이 예측한 것과 일치함을 볼 수 있다. 정류 디아이오드 전류에 약간의 ringing 현상을 볼 수 있는데 이것은 디아이오드의 접합 커파시턴스와 트랜스 누설 인덕턴스와의 공진에 의해서 발생한다. 그림 7은 입력, 출력 전압 및 입력 전류 패형을 보여 주고 있다. 입력 전류는 거의 정현파에 가깝게 제어됨을 알 수 있고, 스펙트럼에 나타나 있듯이 전원 쪽의 고조파 성분은 매우 작은 것을 알 수 있다. 그러나, 제안된 컨버터는 출력 전압에서 120Hz 리플이 있다는 것을 알 수 있으며, 이 경우 리플 전압은 V_o 의 약 5% 정도이다. 그림 8은 1차측 브리지 전압과 보조회로의 공진 전류 및 입력 전류의 실험 패형을 보여 준다.




그림 5. PSpice 시뮬레이션에 사용된 실제 회로.

모든 패형은 이론적인 것과 잘 일치한다는 것을 알 수 있으며, 영전압으로 스위칭 하기 때문에 스위칭 패형이 노이즈 없이 매우 깨끗함을 알 수 있다. 그림 9는 주 소자의 턴온 및 턴오프 패형을 보여 주며, 턴온시에 완벽한 영전압 스위칭이 되고 턴오프시에는 야간의 스위칭 손실이 있다는 것을 알 수 있다. 그림 10에서는 입력전압 및 전류파형을 보여주며, 입력 전류가 입력전압과 동상으로 정현파에 가깝게 제어 됨을 알 수 있다.




그림 6. 시뮬레이션 패형




그림 7. 시뮬레이션 패형
(a) 입력 전압과 입력 전류 및 출력 전압
(b) 입력 전류의 고조파 스펙트럼




그림 8. 1차측 전압 및 입력 전류 와 공진 전류






그림 10. 입력 전압과 전류 파형.



(a)



(b)

그림 9. 스위치 양단 전압 및 전류 파형 (a) 턴온시 (b) 턴오프시

VI. 결 론

Single stage 역률보상을 위한 새로운 ZVT를 브릿지 부스트 컨버터가 제안하였으며, 그 동작원리 및 해석을 설명하였다. 1.5 kW, 80 kHz 컨버터에 대한 시뮬레이션 및 실험을 통하여 제안된 부스트 컨버터의 원리를 증명하였다.

제안된 컨버터는 single stage로 입력 역률보상과 출력전압 레귤레이션을 가능하게 하는 구조로 two stage에 비해서 저가이며 고효율을 얻을 수 있다. 그리고, 간단한 보조회로를 부가 하므로서 농동 스위치 및 다이오드의 영전압 스위칭이 가능하다. 이외에도, 넓은 영전압 스위칭 범위와 낮은 소자의 전압 및 전류 스트레스등 많은 장점을 갖기 때문에 제안된 컨버터는 대전력, 고주파수, 역률보상회로에 효과적으로 사용될 수 있다고 볼 수 있다.

참 고 문 헌

- [1] F. A. Huliehel, F. C. Lee, and B. H. Cho, "Small-signal modeling of the single-phase boost high power factor converter with constant frequency control", IEEE APEC 1992 Rec., pp. 475-482.
- [2] G. Hua, C. S. Leu, and F. C. Lee, "Novel zero-voltage-transition PWM converters", IEEE PESC 1992 Rec., pp. 55-61.
- [3] J. A. Sabate, V. Vlatkovic, R. B. Ridley, F. C. Lee and B. H. Cho, "Design considerations for high-voltage high-power full-bridge zero-voltage-switched PWM converter", IEEE APEC 1990 Rec., pp. 275-284.
- [4] J. A. Sabate, V. Vlatkovic, R. B. Ridley and F. C. Lee, "High-voltage, high-power, ZVS, full-bridge PWM converter employing an active snubber", IEEE APEC 1992 Rec., pp. 158-163.
- [5] J. G. Cho, and G. H. Cho, " Novel ZVS PWM ac/dc converter for direct conversion from ac line to 48V dc bus with power factor correction", IEEE PESC 1993 Rec., pp. 689-695.
- [6] J. G. Cho, J. A. Sabate and G. H. Cho, "Novel full bridge zero voltage transition PWM dc/dc converter for high power applications", IEEE APEC'94 Rec., pp. 143-149.
- [7] D. H. Dixon, "High power factor preregulators for off-line power supplies" Unitrode Seminar Proceedings, 1990, Sec. 12, pp. 1-16.