

전력용 IGBT의 미시적인 모델링에 의한 소자특성 및 전압형 인버터 시뮬레이션

서영수*, 백동현**, 조문택***, 이상훈*, 허종명*
*명지대학교 **경원전문대학 ***대원전문대학

Device Characteristic and Voltage-Type Inverter Simulation by Power IGBT Micro Modeling

Young-Soo Seo* Dong-Hyun Baek** Moon-Taek Cho***

Sang-Hun Lee* Jong-Myung Heo*

*Myong-Ji Univ. **Kyung-Won College ***Dae-Won College

Abstract

An micro model for the power Insulated Gate Bipolar Transistor(IGBT) is developed. The model consistently described the IGBT steady-state current-voltage characteristics and switching transient current and voltage waveform for all loading conditions. The model is based on the equivalent circuit of a MOSFET with supplies the base current to a low-gain, high-level injection, bipolar transistor with its base virtual contact at the collector and of the base.

Model results are compared with measured turn-on and turn-off waveform for different drive, load, and feedback circuits.

1. 서 론

전력용 MOSFET는 그 특성면에 있어서 다수캐리어 소자이므로 스위칭속도가 빠르고, 커다란 베이스 전류를 필요로 하는 바이폴라 트랜지스터와는 달리 전압을 입력으로 사용하기 때문에 구동회로가 간단하고 입력임피던스가 크다는 장점을 가지고 있으나, 현재의 설계적인 면에서는 온-저항이 크고 고내압화의 어려움이 가장 큰 문제로 대두되기 때문에, 소수캐리어 소자로 낮은 온저항을 갖으며 전류용량과 고내압화에 용이한 바이폴라 트랜지스터의 결합으로 구성된 IGBT(Insulated Gate Bipolar Transistor)의 필요성이 대두 되었다.

본 논문에서 제안한 IGBT모델은 베이스-콜렉터전압, 게이트-소오스진압, 베이스전하의 관계를 3개의 상태방정식으로써 공식화 했으며, IGBT와 외부회로를 키르히호프의 진압과 진류법칙에 의해 유도된 회로 방정식으로 나타냈다.^{3,4)}

2. 전력용 IGBT의 미시적인 모델링

그림 1은 IGBT의 동가회로로 바이폴라 트랜지스터로써 IGBT의 동작은 MOSFET의 드레인에 의해 전류가 베이스로 공급되며, MOSFET의 소오스는 바이폴라 트랜지스터의 콜렉터와 단락된다. 이러한 바이폴라 트랜지스터는 낮은 이득을 갖는다. 그림에서 정공전류 $I_T(W)$, 전자전류 $I_n(W)$, MOSFET 채널전류 I_{mos} 이라면 식 (2-1)~식 (2-11)로 쓸 수 있다.^{5,6)}

$$I_{nath} = M \cdot I_{gen} + (M-1)(I_p(W) + I_{mos}) \quad (2-1)$$

$$M = \frac{1}{\left[1 - \left(\frac{V_{ch}}{BV_{chn}} \right)^{BV_n} \right]} \quad (2-2)$$

$$I_{gen} = \frac{qn_s A \sqrt{2 \epsilon_s V_{ds}}}{qN_{scf}} \quad (2-3)$$

$$C_{dsi} = \frac{(A - A_{adj}) \epsilon_s}{W_{dsi}} \quad (2-4)$$

$$C_{rd} = \begin{cases} C_{ord} & V_{ds} \leq V_{gs} - V_{Ts} \\ C_{ord} C_{rdj} & V_{ds} > V_{gs} - V_{Td} \end{cases} \quad (2-5)$$

$$C_{rdj} = \frac{A_{adj} \epsilon_s}{W_{rdj}} \quad (2-6)$$

$$W_{dsi} = \sqrt{\frac{2 \epsilon_s (V_{ds} + V_{th})}{q \cdot N_{scf}}} \quad (2-7)$$

$$W_{rdj} = \sqrt{\frac{2 \epsilon_s (V_{ds} - V_{gs} + V_{Ts})}{q \cdot N_{scf}}} \quad (2-8)$$

$$W_{hci} = \sqrt{\frac{2 \epsilon_s (V_{bc} + V_{th})}{q \cdot N_{scf}}} \quad (2-9)$$

$$W = W_B - W_{hci} \quad (2-10)$$




그림 1. 바이폴라와 MOSFET로 구성된 IGBT의 동가회로

식 (2-1)~식 (2-10)은 IGBT의 물리적 모델에 대한 상태변수 한수로써, 이 식으로부터 IGBT를 모델링 하기 위해서는 식 (2-11)~식 (2-13)과 같이 베이스-콜렉터 전압 V_{bc} , 베이스 전하 Q , 게이트-소오스진압 V_{gs} 에 대한 3개의 상태방정식으로 유도할 수 있다.

$$\frac{dV_{bc}}{dt} = \frac{I_T}{C_{bc} + C_{rd}} + \frac{C_{rd}}{C_{bc} + C_{rd}} \cdot \frac{dV_{bc}}{dt} \quad (2-11)$$

$$\frac{dV_{gs}}{dt} = I_T \cdot \frac{4D_P}{W^2} Q + \left(1 + \frac{1}{b} \right) \left[-\frac{C_{rd}}{C_{bc} + C_{rd}} I_T - I_{mos} \right] \quad (2-12)$$

$$\frac{dQ}{dt} = I_{muc} + (C_{dsi} + C_{gd}) \frac{dV_{bc}}{dt} - C_{gd} \frac{dV_{gs}}{dt} \quad (2-13)$$

$$\frac{Q}{\tau_{HL}} = \frac{Q^2}{Q_B^2} \frac{4N_B^2}{ni_2} I_{muc}$$

식 (2-11)~식 (2-13)과 같이 상태방정식은 IGBT와 외부회로 상태변수의 순시적인 값에 대한 합수형으로 표현되며 외부회로 상태변수의 합수 I_T 와 I_g 는 외부회로의 조건에 의해 결정된다. 외부회로와 IGBT의 상호작용을 나타내기 위해 IGBT상태 방정식은 외부회로의 상태방정식과 상호관계를 갖는다. 따라서 회로방정식은 IGBT상태 변수의 항으로 표현된다.

3. IGBT와 회로요소와의 관계




그림 2. 키르히호프의 법칙으로 부터 유도된 동기회로

IGBT의 다이나믹 동작을 시뮬레이션 하기위해, IGBT의 상태방정식은 외부회로의 상태방정식과 관련이 있다. 또한, IGBT의 상태방정식을 계산하기위해서 애노드와 게이트 전류는 시스템의 상태 변수형으로 표현해야만 한다. 또한 상태변수는 IGBT(Q , V_{gs} , V_{bc})와 외부회로의 상태변수로 구성된다. IGBT의 애노드와 캐소드간 단자전압 V_A 는 IGBT 상태변수의 항으로 나타내야만 하므로 애노드-캐소드 전압의 합이 되고 MOSFET의 드레인-소오스의 전압은 직렬저항에 의한 전압강하의 값이 된다. 따라서 IGBT는 다음 식 (2-14)와 식 (2-15)으로 표현할 수 있으며, 그림 2의 (a)로써 나타낼 수 있다.

$$V_A = V_{eb} + V_{bc} + I_T R_s \quad (2-14)$$

$$V_{eb} = V_{eb}(V_{bc}, Q) + I_T \cdot R_b(V_{bc}, Q) \quad (2-15)$$

또한 IGBT와 접속된 회로의 상태방정식은 시스템의 상태변수형에서 인덕터전압과 캐페시터 전류($dv_c/dt = I_c/c$)로 구할 수 있고, IGBT의 게이트와 애노드 전류, 인덕터전압, 캐페시턴스 전류에 대한 표현은 시스템의 상태변수를 알고 있다면, 키르히호프의 전압과 전류 법칙을 적용하여 구할 수 있다. 이러한 과정을 간단하게 하기위

해, 그림 3과 같이 등가 요소(IGBT, 인덕터, 캐페시터)를 사용하여 나타낼 수 있다. 그림 2의 (a)는 회로내의 IGBT는 게이트와 캐소드 절점사이의 既知전압원과 애노드-캐소드 절점사이의 既知저항과 직렬로 연결된 전압원으로 대치되며, V_{bc} 와 V_{gs} 의 값은 상태변수이기 때문에 알고있다고 가정했고, R_b 와 V_{gs} 는 식 (2-9)~식 (2-11)를 사용한 IGBT상태변수형으로 계산되기 때문에 있다고 가정했다. 그림 3의 (b)는 IGBT와 연결된 인덕터로 既知전류원으로 표현할 수 있다.




그림 3. 직렬 저항-인덕터 부하회로와 동기회로

4. 시뮬레이션 결과 및 고찰

표 1에 나타낸 IGBT의 내부 파라미터 값을 기준으로 하여, 베이스의 Life-time과 물리적인 파라미터, 부하회로 조건(R_L , L_L), 게이트 구동저항(R_g), 소너비 캐페시턴스(C_s), 직렬 피드백 저항(R_f)을 가변시키서 IGBT에 대한 애노드 전압, 전류, 게이트 전압, 전류를 시뮬레이션 했다.

표 1. 제안된 IGBT 내부 파라미터

명칭	단위	기준값	모델 파라미터
τ_m	[s]	$7.1e-6$	base high-level lifetime
W_n	[cm]	0.0093	metallurgical base width
N_B	[cm ⁻³ E-10]	$2.0e-4$	base doping concentration
A	[cm ²]	0.1	device active area
I_{muc}	[A]	$6.5e-14$	emitter electron saturation current
V_t	[V]	4.7	MOSFET channel threshold
K_{sat}	[A/V ²]	0.38	MOSFET saturation transconductance
K_{lin}	[A/V ²]	0.7	MOSFET linear transconductance
R_s	[Ω]	0.02	series anode resistance
θ_{eta}	[V]	0.01	transverse field mobility reduction
C_{gs}	[F]	$0.62e-9$	gate-source capacitance
A_{gd}	[cm ²]	0.05	gate-drain overlap area
C_{od}	[F]	$1.75e-9$	gate-drain oxide capacitance
V_{dd}	[V]	0.0	gate-drain depletion threshold
BV_a		4.0	avalanche multiplication exponent
ccs/lg		-1.0	carrier-carrier scattering
scf/lg		-1.0	velocity saturation flag




그림 4. 게이트 저항 변화 시 시뮬레이션 과정(제안된 IGBT)
(a) 애노드 전압 (b) 게이트 전압 (c) 게이트 전류






그림 5. 게이트 저항 변화 시 시뮬레이션 과정(IRGPC50U)
(a) 애노드 전압 (b) 게이트 전압 (c) 게이트 전류

그림 4은 직렬 저항-인덕터부하에서 게이트 저항을 가변시켰을 때의 애노드 전압(a), 게이트 전압(b), 게이트 전류(c)의 시뮬레이션 과정으로 여기서 사용된 IGBT 모델은 본 논문에서 제안된 파라미터(표 1)에 의한 모델로 나타났다. 그림 5은 International Rectifier사에서 제작한 IGBT 모델인 IRGPC50U를 그림 2의 회로에 적용시키 시뮬레이션 한 것으로 제안된 모델에 의해 애노드 전압과의 오우버 슈트 전압이 매우 크고, 정상상태 전압에 도달하기 까지 냉각이 매우 심함을 알 수 있었다. 따라서 제안된 모델로 소자를 제작하면 이러한 단점을 극복할 수 있을 것이라 사료된다. 또한 각 과정에서 볼 수 있듯이 게이트 저항의 값이 상승할수록 과정의 자연시간이 증가하며, 오우버 슈트 전압은 감소함을 알 수 있다. 그림 6는 그림 5에 대한 시뮬레이션 과정과 비교하기 위해 실험과정을 나타냈다. 그 결과 두 결과 과정이 거의 일치함을 볼 수 있다.



100V/div, 20μs/div
(a)



5V/div, 20μs/div
(b)
그림 6. 게이트 저항 변화 시 실험 과정(IRGPC50U)
(a) 애노드 전압 (b) 게이트 전압

그림 6는 그림 5에 대한 시뮬레이션 과정과 비교하기 위해서 실험과정을 나타낸 것이다. 두 결과 과정이 거의 일치함을 볼 수 있다.

그림 8은 그림 7의 3상 브리지 인버터 회로에 대한 시뮬레이션 과정으로 입력전압 $V_m = 100[V]$ 출력주파수 $f_0 = 1[kHz]$ 부하저항 $R_L = 30[\Omega]$ 부하 리액턴스 $L_L = 100[\mu H]$ 로 하고 게이트 저항 $R_g = 680[\Omega]$, $1000[\Omega]$, $1500[\Omega]$ 으로 가변하였을 때의 A상 전압(그림 9(a)), A상 전류(그림 9(b)), A-B간의 전압과정(그림 9(c))을 나타냈으며, 그림 9는 이에 대한 실험과정이다.






그림 7. 3상 브리지 인버터의 주회로



(a) 인버터 A상 전압 파형



(b) 인버터 A상 전류







그림 8. 3상 브리지 인버터의 시뮬레이션 파형



(a) 인버터 A상 전압파형(20V/div, 0.2ms/div)



(b) 인버터 A상 전류파형(1A/div, 0.2ms/div)



(c) 인버터 A-B상 전압(50V/div, 0.2ms/div)

그림 9. 인버터실험파형

5. 결 론

본 논문에서는 전력용IGBT소자의 베이스-콜렉터 전압 V_{bc} , 게이트-소오스 전압 V_{gs} 와 베이스 전하 Q 를 상태 방정식으로 공식화한 미시적인 모델링에 의해 구동회로, 부하회로, 피드백회로에 대한 턴-온과 턴-오프에 대한 게이트 전압, 전류파형과 애노드 전압, 전류파형을 시뮬레이션 했다.

턴-오프시 유도성 부하에서 전압 상승률은 오우버슈트 전압을 결정하는데 중요한 역할을 하며, 이러한 오우버슈트 전압으로 인해 스너버 보호회로의 파라미터들은 IGBT 모델을 사용한 시뮬레이션을 통해 결정할 수 있으며, 전압형 인버터에 적용했다.

참고문헌

- [1] Michael S.Adler, "A comparison between BIMOS device types", IEEE Trans. Electron Devices ,vol.ED-33,pp.286~293, Feb., 1986
- [2] S.Kal and N.B chakrabarti, "Technology compatibility and circuit complementarity of BIMOS " Int.J.Elec., vol.68, No.5, pp.675~692, 1990
- [3] Michsel S.Adler, "The evolution of power device technology", IEEE Trans. Electron Devices, vol. ED-31, pp.1570~1591, Nov., 1984
- [4] Toshiba GTR module(IGBT) Application