

## High-low 도핑된 GaAs MESFET에 대한 저 저항 PdGe계 오믹접촉 형성에 관한 연구

곽준섭, 백홍구  
김해천, 이재진  
이종람

연세대학교 금속공학과  
한국전자통신연구소 화합물반도체연구부  
포항공과대학교 재료금속공학과

### 1. 서 론

GaAs 화합물반도체는 빠른 구동속도와 저전력소모의 이점으로 인하여 고속·고주파소자의 제작에 사용되고 있다. 최근, MBE로 성장시킨 high-low 도핑된 채널구조를 이용하여 낮은 게이트 커蚀턴스와 향상된 쇼트키 특성 및 균일하고 높은 트렌스커蚀턴스를 얻음으로써, 저전압에서도 높은 효율을 지니는 GaAs전력소자를 제작할 수 있음이 보고되었다.[1] 이와같은 우수한 특성을 지니는 high-low 도핑된 GaAs 전력소자를 개발하기 위해서는, high-low 채널구조에 적합한 오믹접촉의 개발이 선행되어야 한다. 이는 기존의 GaAs MESFET소자에서는 고농도로 도핑된 ( $> 1 \times 10^{18} \text{ cm}^{-3}$ ) GaAs층에 오믹접촉이 형성되는 반면[2], high-low 도핑된 채널구조에서는 low-doped (mid- $10^{16} \text{ cm}^{-3}$ ) GaAs층에 오믹접촉이 형성되기 때문이다. 따라서 본 연구에서는, Pd/Ge계 및 Pd/Ge/Ti/Au계 오믹접촉을 비교실험하여 high-low 도핑된 채널구조에 적합한 오믹접촉을 개발하고, 이를 이용하여 high-low 도핑된 GaAs MESFET을 제작하므로써, 개발된 오믹접촉의 공정 적합성을 평가하고자 한다.

### 2. 실험 방법

본 연구에서는, 이층구조의 채널층을 3인치 반절연 GaAs위에 MBE로 형성한 기판을 사용하였다. 아래층은 수백 Å의 두께에 mid- $10^{17} \text{ Si/cm}^3$ 의 도핑농도를, 위층은 수천 Å의 두께에 mid- $10^{16} \text{ Si/cm}^3$ 의 도핑농도를 갖는다. 채널층의 보호를 위하여 채널층 위에 도핑되지 않은 갈륨비소층을 형성하였다. 오믹접촉저항은 TLM을 이용하여 측정하였으며, TLM측정구조는  $\text{H}_3\text{PO}_4:\text{H}_2\text{O}_2:\text{H}_2\text{O}$  용액으로 mesa에칭 한 후 포토레지스트를 이용하여 형성하였다. 오믹전극층은 전자선 증착장치로 형성하였으며, 그림 1은 증착후의 오믹구조를 나타낸다. 증착된 오믹전극의 열처리는 급속열처리 장치로 수행하였다. 또한, 개발된 PdGe계 오믹접촉을 이용하여 게이트 넓이가  $200 \mu\text{m}$ 이고 길이가  $0.8 \mu\text{m}$ 인 high-low도핑된 GaAs MESFET을 제작하였다.

### 3. 결과 및 고찰

열처리 온도 변화에 따른 Pd/Ge 및 Pd/Ge/Ti/Au 접촉의 접촉저항 변화를 그림 2에 나타내었다. Pd/Ge 오믹접촉은  $340^\circ\text{C}$ 에서  $5.6 \times 10^{-6} \Omega \cdot \text{cm}^2$ 의 최소접촉저항을 나타내었고, Pd/Ge/Ti/Au 오믹접촉은  $340^\circ\text{C}$ 에서  $2.8 \times 10^{-6} \Omega \cdot \text{cm}^2$ 의 낮은 최소접촉저항을 나타내었다. 또한, Pd/Ge/Ti/Au 오믹접촉은 넓은 열처리 온도 구간에서 최소접촉저항 값을 유지하여 넓은 공정 window를 지님을 보여 주었다. XRD, AES 및 XTEM분석결과로부터, Ti/Au overlayer에 의한 전기적 특성의 향상은 열처리 과정에서 Ti/Au층이 반응에 참여하여 AuGa 및 TiO를 형성시켰기 때문임을 알았다. AuGa상은 Ga공공을 형성시켜 확산해온 Ge이 Ga공공에 위치하게 하는 역할을 한다. 이는 GaAs/contact 계면에서 도핑농도를 증가시킴으로써 터널링 저항을 줄여 접촉저항을 낮춘다. TiO상은 큰 결합력으로 인하여 열처리 과정에서 발생하는 As의 증발을 억제 시켜 Ge이 Ga공공에만 위치하게하는 역할을 한다.

Pd/Ge/Ti/Au오믹접촉을 이용하여 제작된 GaAs MESFET의 전류-전압 특성 및 트렌스커蚀턴스 특성을 각각 그림 3(a)와 (b)에 나타내었다. 제작된 소자의 전류전압 측정 결과, pinch-off 전압은 -2.6 V였고, 최대포화전류는  $301 \text{ mA/mm}$ 이었다. 제작된 소자의 무릎전압은 1.1 V였고, 특히 최대 포화전류가  $100 \text{ mA/mm}$ 가 되는 전압으로 정의되는 유효 무릎전압은 0.37 V로 낮은 값을 보였다. 또한, 그림 3(b)로 부터, 제작된 소자의 트렌스커蚀턴스는 게이트 전압이 -1.5 ~ 0.2 V인 범위에서 110

mS/mm값을 나타내어 매우 균일하였다. 따라서, Pd/Ge/Ti/Au오믹접촉은 high-low도핑된 GaAs MESFET제작에 적합함을 알 수 있었다.

#### 4. 결 론

본 연구에서는 Pd/Ge계 및 Pd/Ge/Ti/Au계 오믹접촉을 비교실험하여 high-low 도핑된 채널구조에 적합한 오믹접촉을 개발하였다. Pd/Ge/Ti/Au 오믹접촉은 넓은 공정 window를 지니고  $2.8 \times 10^{-6} \Omega \cdot \text{cm}^2$ 의 최소 접촉저항값을 나타내었다. 이는 낮은 온도에서 형성된 PdGe오믹접촉이 높은 온도에서 AuGa과 TiO가 형성되면서 더욱 낮은 오믹접촉을 나타내었기 때문이었다. AuGa은 Ga공공을 형성시켜 Ge이 위치함으로써 GaAs/contact계면에서의 도핑농도를 증가시키고 TiO는 큰 결합력으로 인하여 As의 증발을 억제시키는 역할을 하였다. 또한, Pd/Ge/Ti/Au오믹접촉을 이용하여 high-low도핑된 GaAs MESFET을 제작하였고, 제작된 소자의 전기적 특성 평가 결과로부터 Pd/Ge/Ti/Au오믹접촉은 high-low도핑된 GaAs MESFET제작에 적합함을 알 수 있었다.

#### 5. 참고문헌

- [1] J.-L. Lee, H. Kim, J. K. Mun, O. Kwon, J. J. Lee, I. D. Hwang, and H. M. Park, ETRI J., 16, 1 (1995)
- [2] T. C. Shen, G. B. Gao, and H. Morkoç, J. Vac. Sci. Technol. B10, 2113 (1990)




Fig. 1 Schematic cross-sectional illustration of Pd/Ge and Pd/Ge/Ti/Au ohmic contacts.




Fig. 2 Variation of contact resistivities as a function of annealing temperature.




Fig. 3 (a) Typical DC current-voltage characteristics of high-low doped GaAs MESFET with Pd/Ge/Ti/Au ohmic contact. Top curve corresponds to  $V_{GS} = +0.5$  V and  $\Delta V_{GS} = 0.5$  V,  
(b) Transconductance and drain current as a function of gate voltage at  $V_{DS} = 2.5$  V.  
Gate length and gate width are  $0.8\mu\text{m}$  and  $200\mu\text{m}$ , respectively.