

저전력 DRAM을 위한 온-칩 온도 감지 회로

김영식⁰, 이종석⁰, 양지운⁰, 이현석⁰, 성만영⁰
 * 고려대학교 전기공학과 ** 현대전자 연구원

CMOS On-Chip Temperature detector circuit For Low Power DRAM

Kim Young Sik⁰, Lee Jong Seok⁰, Yang Ji Un⁰, Lee Hyun Seok⁰, Sung Man Young⁰
 *Korea University, **Hyundai Electronics

요약

The self-refresh mode was introduced as method to reduce power dissipation in DRAM. Because the data retention time of DRAM cell decreases as the ambient temperature rises, the internal period in self-refresh mode must be limited by retention capability at the highest temperature in DRAM specification. Because of this, at room temperature(25°C) unnecessary power dissipation happens. If the period of self-refresh could be modulated as temperature, it is possible to reduce the self-refresh current. In this paper, new temperature detector circuit is suggested as this purpose.

1. 서론

최근 EDO-DRAM, SDRAM, Rambus DRAM 등 DRAM은 점점 더 고속화 되고 있다. 또한 노트북형 컴퓨터의 보급이 확대되고 있어 DRAM에서 소비전력을 줄이기 위한 노력들이 진행되고 있다. 이러한 노력의 일환으로 DRAM의 내부에 Self-Refresh기능을 탑재하여 소비전력을 줄이는 데 큰 기여를 하였다. 그러나 이 Self Refresh의 주기는 DRAM이 안전하게 Refresh동작을 수행하기 위해 가장 나쁜환경(낮은 전원 전압과 고온)에서 DRAM의 Cell이 데이터를 보유할 수 있는 시간에 의해 정해진다. 그러므로 실온(25°C)에서는 실제 필요한 주기보다도 훨씬 빠른 주기를 선택하게 되어 불필요한 전력 손실을 유발한다. 이를 방지하기 위해서 DRAM내부에 온도를 감지할 수 있는 회로를 두어 선택적으로 주기를 택하여 Refresh동작을 수행하게 하는 방법이 고안되었다[1].

본 논문에서는 추가 공정이 필요없어 on-chip제작이 가능하고 전원 전압의 변화에 둔감한 안정적인 온도감지 회로를 제안하였다.

2. 이론적 고찰

본 논문에서 제안된 온도 감지 장치는 온도에 따라 전압 변화가 둔감한(혹은 전압에 따라 증가하는) 회로와 온도에 따라 전압이 감소하는 회로를 이용하여, 이들 두 회로의 출력전압을 비교하여 특정온도를 감지하는 방식이다. 그림 1.에서 대략적인 회로구성을 나타내었다.




그림 1. 온도 감지 회로의 회로 구성도




그림 2. 출력전압이 온도에 따라 증가하는 회로
 그림 2. 회로의 loop1에서 KVL을 적용하여 보면,

$$V_{TM} = V_{TM} + \frac{2}{R} \left(\frac{1}{\beta_1 \beta_2} \left(1 - \frac{\beta_2}{\beta_1} \right) \right) \quad -(1)$$

여기서 $\beta = C_{ox} \mu_s \frac{W}{L}$ 와 같이 된다. (여기서 β_1 은 MN1, β_2 는 MN2에 해당한다) 식(1)에서도 보듯이 출력 전압이 전원 전압 (V_{cc})의 의존성을 보이지 않는다. 그리고 출력전압에서 온도에 영향을 받을 수 있는 항은 문턱전압과 MOS 채널의 이동도 그리고 Poly저항(그림 2에서 R)이 있다. 여기서 일반적인 문턱전압은 온도에 대해 다음과 같은 특성이 있다[2].

$$\frac{\partial V_{TM}}{\partial T} = \frac{\partial \varphi_B}{\partial T} \left(2 + \frac{1}{C_{ox}} \left| \frac{\epsilon \alpha N_A}{\varphi_B} \right| \right), \quad -(2)$$

$$\frac{\partial \varphi_B}{\partial T} = \frac{1}{T} \left(\frac{E_s(T=0)}{2q} - \varphi_B \right)$$

여기서 φ_B 는 산화막과 실리콘 경계에서의 전위, E_s 는 실리콘의 에너지 밴드갭, N_A 는 벌크농도 C_{ox} 는 gate산화막의 정전용량, V_{TM} 은 MN1의 문턱전압에 해당한다.

이 식에서 온도에 따라 문턱 전압의 감소하는 이유는 온도에 따라 표면 전압이 감소하기 때문이며 벌크 농도와 산화막 두께의 조절로 어느 정도는 조절이 가능하다. 벌크 도파 농도 (N_A)를 $3 \times 10^{16} \text{ cm}^{-3}$, 게이트 산화막 두께를 100Å라고 하면,

$$\frac{\partial V_{TN}}{\partial T} \sim \partial V_{\text{절대온도}} \sim 0.21mV/\text{K}$$

실제 실험적으로 구한 값은 그림 3.에 나타내었다. 그림 3의 실험 곡선에서 온도에 대한 기울기는 $\sim 0.2mV/^\circ C$ 로 나타났다.




그림 3. 온도에 따른 문턱 전압의 변화

온도에 따른 저항 변화는 그림 4과 같이 나타나며, 온도 계수는 0.02정도 된다. 그러므로 저항의 온도 변화는 무시할 수 있다.




그림 4. Poly 저항의 온도에 따른 변화

이동도는 실온(25°C) 이상에서는 온도가 증가함에 따라 격자산란의 증가로 의해 감소한다. 실험적으로

$\frac{1}{\mu_a} \frac{\partial \mu_a}{\partial T} \sim -4.9 \times 10^{-3}$ 정도로 나타난다. 위의 실험 결과를 바

탕으로 그림 2.회로에서 출력 전압의 온도 의존성을 구하면 다음과 같다.

$$\frac{\partial V_{out}}{\partial T} = \frac{\partial V_{TM}}{\partial T} - \frac{2}{R} \frac{1}{C_{out}} \frac{1}{\mu_s^2} \frac{\partial \mu_s}{\partial T} + \frac{L_2 L_1}{W_2 W_1} \left(1 - \sqrt{\frac{W_2}{W_1} \frac{L_2}{L_1}} \right) \quad (3)$$

$$= \partial V_{\text{문턱전압}} - \partial V_{\text{이동도}} \quad - (4)$$

식 (3)과(4)에서 보듯이 그 위 2의 회로에서 온도에 따른 출력 전압 특성은 본래 전압에 대한 부분과 이동도에 대한 부분으로 나타난다. 만약 $|\partial V_{\text{온도}}| > |\partial V_{\text{이동도}}|$ 이면 출력 전압은 온도에 따라 감소하는 경향을 보이고 $|\partial V_{\text{온도}}| < |\partial V_{\text{이동도}}|$ 인 때는 온도에 따라 증가한다. 그리고 전원 전압으로 사용할 때에는 $|\partial V_{\text{온도}}| = |\partial V_{\text{이동도}}|$ 으로 조절할 수 있다. 특히 식 (3)에서 보듯이 설계 변수, 즉 채널의 폭과 길이를 조절하여 온도에 따른 출력 전압의 특성을 자유롭게 설정할 수 있다. 본 논문에서는 이 회로의 출력 전압을 온도에 따라 증기하게 설정하였다. 실제 회로에 적용된 파라미터로 각각의 전압을 구하면 다음과 같다.

$$\partial V_{\text{분자전위}} = -0.21 \text{mV}$$

$$\partial V_{\text{offset}} = -0.64 \text{mV} \quad (\text{R}=30\text{K}, \quad W/L_1 = 2, \quad W_0/L_0 = 1.5)$$




그림 5 출혈적암이 온도에 따라 감소하는 회로

그림 5는 온도에 따라 출력 전압이 감소하는 회로이다. 이 회로의 출력저항은 다음과 같다.

$$V_{out} = K_2 K_1 (V_{CCS} - V_{TN}) - V_{TN} \quad (5)$$

여기서 $K = \frac{g_{mp}}{g_{mN}}$ 이고, g_{mp} 은 pmos의 트랜스컨덕턴스이고

g_{mn} 은 nmos의 트랜스컨터너스이다. 그리고 첨자는 그림 5에 서와 동일하다. 만약 K_2K_1 의 값을 작게 하거나, V_{CCS} 값을 거의 V_{TN} 으로 설정하면 출력전압은 $V_{out} = V_{TN}$ 으로 된다. 문턱전압은 앞에서 설명한 바와 같이 온도에 따라 감소하는 경향을 나타낸다.

3. 시뮬레이션 결과

실제 시뮬레이션에 사용된 회로는 다음과 같다.




그림 6 온도감지 화로

온도 감지회로는 온도에 따라 출력 전압이 증가하는 회로와 온도에 따라 감소하는 회로 그리고 비교기로 구성되어 있다. EN이라는 신호를 사용하여 Stand by 시 소비전력을 최소화 하도록 하였다. pwrup신호를 입력으로 하는 MN7 트랜지스터는 DRAM에 전원이 들어 왔을 때 온도에 따라 출력 전압이 증가하는 회로를 트리거해주는 역할을 해준다. 그리고 이 회로의 면적을 줄이기 위해서 [온도에 따라 증가하는 회로]에서 노드 a(그림 6 참고)의 전압은 문턱 전압(V_T)의 값과 유

사한 값을 갖는다는 것을 이용하여, 이 전압을 이용하여 V_{CCG} 의 전압으로 사용하여, 소비전력과 면적을 최소화 하였다. 본 논문의 회로에서는 소비되는 평균 전류를 5nA 이하로 되게하기 위해 MOS트랜지스터의 사이즈를 조절하였다. 그리고 온도에 따라 증가하는 회로에서 출력을 PMOS에서 가져와 NMOS에서의 body effect(P-type기판사용)때문에 생기는 문턱전압의 변화를 최소화 하여 출력전압의 안정화를 추구하였다. 그림 7은 그림 6의 온도감지 회로의 출력전압을 온도의 변화에 따라 나타낸 것이다. 이 회로는 70°C를 감지할 수 있도록 설정되어 있다. 그림 8는 V_{CC} 의 변화에 따른 출력 전압의 변화를 그리고 그림 9는 저항(R)이 10%변화할 때의 출력 특성의 변화를 나타낸 것이다.

그림 10은 위 온도 감지 회로 2개를 조합하여 온도에 따라 3가지 신호를 발생시키는 회로의 구성도와 SPICE 시뮬레이션 결과이다.




그림 7. 70°C 온도 감지회로의 출력 특성




그림 8. V_{CC} 변화에 따른 온도 감지회로의 출력 특성





그림 9. 저항의 10% 변화에 따른 온도 감지회로의 출력 특성

4. 결론

본 논문에서 제안한 저전력 DRAM을 위한 온도 감지회로를 사용하면 DRAM에서의 Self-Refresh동작시 소모되는 전류를 온도에 따라 주기를 다르게 설정할 수 있어 실온에서 소비전력을 줄일 수 있다. 이 회로는 추가 공정 없이 CMOS공정으로 제작가능하며 V_{CC} 와 저항(R)의 변화에 의해서도 크게 특성이 바뀌지 않기 때문에 안정적인 특성을 얻을 수 있다. 또한 소비되는 평균전류 또한 5nA 이하로 설계할 수 있어 실용화에 적합하나 그리고 이 온도감지 회로를 각각 50°C와 70°C를 감지할 수 있는 회로를 구성하여 3영역에 따라 나누어 Refresh주기를 조절하면 실온에서는 25%의 소비전력을 절감할 수 있게 된다.


참고 문헌

- [1]Yoshihiro Kagenishi, Hirohige Hirano, Akinori Shibayama et al, "Low Power Self Refresh Mode DRAM With Temperature Detecting Circuit", 1996 Symposium on VLSI circuits, Digest of technical paper p 43, 1996.
- [2] Sze, "Physics of Semiconductor Device", p448
- [3] Phillip E. Allen, "CMOS Analog Circuit Design", p.197




$LT50: 50^{\circ}\text{C} \geq T, GT50: 50^{\circ}\text{C} \leq T \leq 70^{\circ}\text{C}, GT70: 50^{\circ}\text{C} \leq T$


(a) 온도 감지 회로 회로 구성도



(b) Temp = 49°C



(c) Temp = 51°C



(d) Temp = 71°C

그림 10. 50°C와 70°C의 온도 감지 회로 구성도와 온도에 따른 신호 발생 결과