

Ultra shallow p⁺n junction formation using the boron diffusion from epitaxial CoSi₂ film

곽준섭, 김기범, 백홍구, 이성만*

연세대학교 금속공학과 박막재료연구실

* 강원대학교 재료공학과

1. 서 론

Si MOSFET 소자의 짐작도가 증가함에 따라, 금속배선의 면저항 감소, 고농도로 도핑된 단결정 소오스-드레인 및 다결정 실리콘 게이트 영역의 접촉저항 감소, 그리고 극히 얇은 p⁺n접합 (<100nm)의 형성이 요구된다. 최근 접촉저항을 낮추는 방법으로서 실리사이드 공정이 보편적으로 사용되고 있으나, 기존의 실리사이드 막은 단일 금속층을 이용하여 형성된 다결정 막으로, 고온 열처리 공정에서의 열적 불안정성 등의 문제점을 지니고 있어 초고집적 소자에 적용하기 어렵다. 또한, 극저층 접합을 형성하기 위한 새로운 공정인 SADS(silicide-as-a-doping-source) 공정에서는 실리사이드와 실리콘 계면이 평탄하고 열적으로 안정한 단결정 실리사이드가 필수적이다. 본 연구에서는 Co/Ti 이중 금속막을 금속 열처리하여 정합 코발트 실리사이드 막을 형성시키고, 생성된 실리사이드 막으로 이온주입하여 실리사이드 막 자체를 도판트의 확산 source로 이용함으로써 극저층 p⁺n접합을 구현하고자 하였다.

2. 실험 방법

본 실험에 사용된 시편들은 P(phosphorus)가 도핑된 n형 (100) Si으로서 비저항 값이 10-20 Ω cm이었다. p⁺n 접합 다이오드의 제작은 우선 LOCOS 공정을 통해 엑티브 영역을 정의하고, 전자선 증착기를 이용하여 Co(12nm)/Ti(5nm), Co(12nm)/Ti(10nm) 및 Co(12nm)를 증착 시켰으며, 금속 열처리 방법으로 실리사이드를 형성하였다. 실리사이드 형성 후 LOCOS 상의 미반응 금속 물질을 선택적으로 식각 한 후, 실리사이드 막 속으로 40keV, 2x10¹⁵ cm⁻²의 조건으로 BF₂⁺ 이온을 주입하였으며 900°C, 10초 간 post-implant annealing을 수행하여 p⁺n접합 다이오드를 형성 하였다. 접합 형성 후 역방향 누설전류 특성은 HP4145B로 측정하였고, 형성 기구를 규명하고자 XRD, AES, SEM, XTEM 및 SIMS분석을 수행하였다.

3. 결과 및 고찰

Co/Ti 이중 금속막을 이용하여 Si과 우수한 정합 관계를 지니는 epitaxial CoSi₂ 막을 형성하였고, 에피 실리사이드를 통하여 BF₂⁺ 이온을 주입한 후 RTA에 의한 후속 열처리 공정을 함으로써 바탕농도 10¹⁸ atoms/cm³에서 접합깊이가 약 40nm 미만인 극저층 p⁺n접합을 형성 하였다. 형성된 접합의 역방향 누설전류 특성은 실리사이드 형성 열처리 온도에 크게 의존하였다. 실리사이드 형성 온도가 900°C, 20초로 높은 경우, -5V 역방향 전압에서 누설전류가 11.3nA/cm²로 매우 높게 나타났고 CoSi₂의 표면상태도 비교적 거친 반면, 실리사이드 형성 온도를 800°C, 20초로 낮춘 결과 8.3 nA/cm²로 매우 낮은 누설 전류 특성을 얻을 수 있었다. 접합 형성 과정에 대한 XTEM, SIMS등의 분석 결과, 이는 epi-CoSi₂ 막 위에 형성된 Ti-rich상의 열처리 온도에 따른 거동에 의한 것으로 규명되었다.

4. 참고문헌

- E. C. Jones and N. W. Cheung, *J. Electron. Mater.*, **24**, 863 (1995).
- G. B. Kim, H. K. Baik, and S. M. Lee, *Appl. Phys. Lett.*, **69** (1996) to be published.
- J. Cardenas, S. -L. Zhang, B. G. Svensson, and C. S. Petersson, *J. Appl. Phys.*, **80**, 762 (1996).