

육영춘, 나유석, 이정근

전북대학교 물리학과

다결정 실리콘 (poly-Si)은 박막트랜지스터 (TFT: thin-film transistor)에 사용되는 중요한 물질로서 결정립의 크기는 전기전도도에 큰 영향을 미친다. 비교적 낮은 온도에서 PECVD (plasma enhanced chemical vapor deposition)로 증착된 비정질 실리콘 (a-Si: amorphous silicon) 박막의 고상결정화 (SPC: solid phase crystallization)는 이러한 poly-Si을 얻을 수 있는 유망한 방법이다[1].

우리는 a-Si:H 박막을 약 100~400°C 정도의 기판온도에서 PECVD 방법으로 증착시키고, 600°C의 N₂ 분위기에서 24시간 정도 가열하였다. 증착가스는 SiH₄을 사용하고, r.f. power는 3watt, 압력은 250mTorr 정도로 하였다. 그리고 PECVD 증착시의 기판온도와 수소 회석이 고상화 후의 결정성에 미치는 영향을 XRD (x-ray diffraction)로 조사하였다.

고상화 된 박막들은 Si(111), Si(220), Si(311)의 XRD 피크들을 보였다. 피크의 세기는 결정립의 크기에 비례한다는 것은 잘 알려져 있다. 600°C에서 고상결정화된 poly-Si 박막의 XRD 피크는 Si(111)의 우선방위가 두드러지고 (220), (311) 피크는 상대적으로 약하였다. (111) 피크는 기판온도가 약 400°C에서 200°C로 낮아짐에 따라 점차로 증가되다가, 더 낮아지면 다시 감소하였다[2]. 기판온도의 변화에 대한 피크들의 반폭치 변화는 거의 두드러지지 않았다. 또한 SiH₄ : H₂ = 1 : 5 정도로 수소 회석시킨 가스로 증착된 a-Si:H 박막들은 약 600°C의 N₂ 분위기에서 24시간 정도 가열후에도 고상화 되지 않고 비정질로 남아있었다. a-Si:H 샘플들의 PECVD 증착속도의 기판 온도에 대한 변화는 XRD 피크의 기판온도에 대한 의존도와 비슷한 경향을 보였으며, 결국 결정립의 크기는 대체로 증착속도가 빠를수록 큰 것으로 나타났다. 이것은 결국 증착속도가 빠를수록 a-Si:H 박막에서의 구조적 무질서도가 커지고 아울러 결정 핵형성도가 작아지는 것으로 간주될 수 있다.

[1] R. Kingi, Y. Wang, S. Fonash, O. Awadelkarim, and Y.-M. Li, MRS Symposium Proceedings 424, 249 (1996).

[2] K. Nakazawa and K. Tanaka, J. Appl. Phys. 68, 1029 (1990).

