

쌍선형 변환을 이용한 TIM 구조를 갖는 과표본화율의 A/D변환기에 관한 연구

박종연, 신종우

강원대학교 공과대학 전기공학과

A study on the Oversampling A/D Converter with TIM Structure designed by the bilinear transform

Chong-Yeon Park, Jong-Wook Sin

Dept. of Electrical Eng., Kangwon National University.

Abstract - In this paper, using the concept of block digital filtering, and the design procedure of time-interleaved oversampling converter are presented. It is shown that arbitrary sigma-delta A/D converter can be converted into corresponding time-interleaved structure. The TIM structure of this paper is designed by the bilinear transform. To verify the simulation results, a second-order TIM structure A/D converter has been implemented and the design process as well as experimented results are presented.

1. 서 론

과표본화율(Oversampling rate)을 갖는 시그마-델타 A/D 변환기는 나이퀴스트 표본화주파수의 수십 또는 수백배로 표본화하는 방법이며[1], 적분기와 양자기 및 디시메이션 필터로 구성되며, 이 기법은 양자화가 양자화 출력단의 해상도에 따라 일정한 잡음을 전력을 가지게 되므로 표본화 주파수를 증가 시켜 잡음을 전력을 넓은 대역폭으로 분산시킴으로서 신호대역 밖의 양자화 잡음은 증가하지만 신호대역내의 양자화 잡음은 감소시켜 더욱 높은 고 해상도를 얻을 수 있는 기술이다[2]. 그러므로 과표본화율의 시그마-델타 A/D 변환기는 아날로그 구성요소를 줄이고 단순화하는 대신 많은 추가적인 신호 처리 영역을 디지털 영역에서 부담함으로서 1개의 칩에 집적 할 수 있도록 하여 오디오 및 저주파대역의 정밀한 측정기등에서 널리 이용될 수 있다.

본 논문에서 적용한 TIM 구조는 상호 연결된 루프를 구성하는 행렬을 사용하여 효과적으로 표본화율을 변환할 수 있으며, 표본화율을 증가시키지 않고도 높은 표본화율을 달성할 수 있다. 또한 고속기 비싼 처리 절차 없이 높은 차수의 변환기를 사용함으로서 요구하는 SNR (Signal to Noise Ratio)얻을 수 있다.

본 논문의 TIM구조의 A/D 변환기는 복록 디지털 필터링 개념[3]을 사용하여 각각의 루프신호들이 합성될 때 서로 겹쳐지는 것을 방지하였으며 쌍선형 디지털 적분기와 순방향 오일러 적분기를 사용하여 제안된 TIM 구조를 갖는 과표본화율의 A/D 변환기를 실현하였다. 그 결과 기존의 TIM 구조보다 자연소자가 2개 감소하는 구조가 되었으며, 이로 인해 시스템이 간단해지고 처리시간 절약과 비용면에서 절감을 가져올 것으로 기대된다. 그리고 SNR의 측면에서 기존의 구조보다 제안된 구조가 약 3~8dB 상승하는 효과를 얻었다. 또한 실제 시스템을 제작하여 실험한 결과 시뮬레이션 결과와 유사함을 입증하였다.

2. 시그마-델타 A/D 변환기의 원리와 구조

2.1 시그마-델타 A/D 변환기의 원리

과표본화율 시그마-델타 A/D 변환기는의 일반적인 절차는 그림1과 같다.




Fig1. The block diagram of an oversampling A/D converter.

아날로그 입력신호 $x_{in}(t)$ 의 저역 통과 필터를 거치면서 입력신호의 잡음을 제거하고, 입력신호는 아날로그 신호이기 때문에 샘플링(Sampling)을 거쳐서 $x_{ip}(t)$ 가 되고, 그리고 시그마 - 델타 A/D 변환기에 적용되어 $x_{dsm}(n)$ 이 된다. 이 신호는 기본대역의 양자화 잡음을 고주파대역으로 이동되어 고조파대역에서 큰 양자화 잡음을 포함하고 있기 때문에 이 양자화 잡음을 제거하기 위해서 디지털 디시메이션 필터 즉 디지털 저역 통과필터를 사용하여 필요 없는 잡음을 제거한다. 이 결과 입력신호만 가진 $x_{ip}(n)$ 이 되고, 그리고 다운 샘플링(Downsampling)을 해서 $x_s(n)$ 를 얻는 절차를 보여주고 있다.

2.2 2차 시그마-델타 A/D 변환기의 구조

2차 과표본화율 시그마-델타 A/D 변환기의 구성도는 그림 2.과 같으며, $A(z)$ 와 $B(z)$ 는 적분기를 나타내고, Q 는 양자기, q 는 루프이득을 나타내며 D/A변환기는 이상적인 것으로 간주하여 생략하였다. 또한 2차 과표본화율 시그마-델타 A/D 변환기는 TIM A/D 변환기에 사용한 순방향 오일러 디지털 적분기(FEDI)와 쌍선형 디지털 적분기(BDI)를 사용한 2차 과표본화율 시그마-델타 A/D 변환기만 고찰하였다. 입력신호 $x(k)$ 와 양자화기 출력값의 차이가 적분기에 축적되고 그 축적된 값이 양자화 되는 것으로 양자화 된 신호의 평균값이 입력신호의 평균값에 근사하도록 수정되는 구조이다.




Fig2. The block diagram for the second order Sigma-Delta A/D converter

2.3. 제안된 TIM 구조의 유도

본 논문에 적용할 A/D 변환기는 쌍선형 디지털 적분기와 순방향 오일러 적분기를 사용한 시그마-델타 A/D 변환기이며 구조도는 다음과 같다[4].




Fig3. conventional sigma-delta modulator used in BDI- FEDI

여기서 TIM구조를 갖는 과표본화율 A/D 변환기로 유도하면 먼저 기존 적분기의 전달함수 $H_1(z)$ 를 $\bar{H}_1(z)$ 의 행렬로 변환해야 한다. 그 과정은 다음과 같다. 먼저 $H_1(z)$, $H_2(z)$ 를 $\bar{H}_1(z)$, $\bar{H}_2(z)$ 로 변환하면

$$\bar{H}_1(z) = \begin{vmatrix} 1 & 1 \\ z^{-1} & 1 \end{vmatrix} \times \frac{0.5}{1-z^{-1}} \quad \dots \quad (1)$$

$$\bar{H}_2 = \begin{vmatrix} z^{-1} & 1 \\ z^{-1} & z^{-1} \end{vmatrix} \times \frac{0.5}{1-z^{-1}} \quad \dots \quad (2)$$

로 유도가 되며 식(1), 식(2)를 블록 디지털 필터(Block digital filter)[5]에 적용하면 그림 4.과 같다.




Fig4. The second-order TIM oversampling converter proposed in the paper with block digital equivalent filter.

그림 4.에서 양자기의 처리 데이터 양을 줄이기 위해서 양자기를 업 샘플링의 입력단에 배치하면 그림 5.과 같다.




Fig5. The second-order TIM oversampling converter proposed in this paper with quantizers in the lower-rate section.

그림 5.의 입력단의 덧셈기를 다운 샘플링 출력단으로 옮기고 피드백 루프를 각각의 루프로 하면 그림 6.와 같다.




Fig6. The second-order TIM oversampling converter proposed in this paper with D/A's in the lower-rate section.

그림 6.로부터 TIM구조를 갖는 과표본화율의 A/D 변환기 내부에서 A부분은 제외하여도 과표본화율의 TIM A/D 변환기 내부 처리 데이터와 출력 데이터에는 영향을 주지 않기 때문에 서로 상쇄하여 제거하면 그림 7.과 같은 2차 TIM 구조를 갖는 과표본화율의 A/D 변환기를 유도할 수 있다. 그림 7.은 입력신호 $x(n)$ 에 대해 각 루프의 입력측에 들어가기 전에 $z^{-1/2}$ 딜레이를 시키고, 다운 샘플링을 수행한다. 그 이유는 그림 7.에서 입력신호가 다운 샘플링되고, 상호 결합될 때 각 루프의 신호가 서로 겹쳐지는 것을 방지하기 위해서이다. 또한 양자기 출력신호에 2만큼 업 샘플링을 시키고 $z^{-1/2}$ 딜레이를 시키기 때문에 출력 신호에서도 서로의 신호가 겹쳐지지 않고 사이사이 끼워져서 출력신호가 나오게 된다.




Fig7. The second-order TIM oversampling converter proposed in this paper final TIM structure. note that k=1.

3. 시뮬레이션 결과 및 실험결과

본 논문에서 다루는 TIM구조를 갖는 과표본화율의 A/D 변환기의 양자기를 선형소자로 간주 할 경우에는, 해석방법에 따라 그 결과가 상당히 달라지게 된다. 더욱 시스템 특성은 디시메이터의 설계방법에 따라 달라지기 때문에 제안된 시스템을 기준의 시스템과 비교하기 위해서 동일한 디시메이터를 이용한 동일 조건하에서 그 특징을 살펴보았다.

시뮬레이션(Simulation)은 입력신호로 정현파 1kHz를 인가하였으며, 샘플링 주파수 f_s 는 512kHz로 하여 과표본화율(Oversampling rate)을 256배로 하여 시뮬레이션을 하였다.

디시메이터는 3차 comb-filter를 사용하여 64bit로 샘플링 주파수를 낮추었으며, 그 이유는 FIR 필터만으로 설계시 너무 많은 차수가 필요로 하기 때문이다. FIR 필터는 헤밍창을 이용한 31차 FIR 필터로 구현하였으며 성능평가를 위한 FFT 점(Point)은 TIM구조를 갖는 과표본화율의 A/D 변환기의 출력신호에 대하여 1024점을 활용하여 시뮬레이션을 수행하였다. 제안된 TIM구조를 갖는 과표본화율의 A/D 변환기의 파형은 그림 8.과 같은 PCM파형을 보였다. 즉 정현파의 영교차전에서 디지털신호의 많은 변화를 보인다. 이것은 정현파에 대한 과표본화율의 A/D 변환기의 전형적인 출력파형이다.




Fig8. The output of TIM sigma-delta A/D converter for input




Fig9. The frequency spectrum of Output for TIM sigma-delta A/D converter

그림 8과 같은 PCM파형의 주파수 분포는 그림 9과 같이 나타난다. 즉 시그마-델타 A/D 변환기의 특징인 기본대역에서 나타나는 양자화잡음이 고주파대역으로 이동하여 기본대역 잡음이 고주파대역의 잡음보다 작게 나타나는 것을 확인 할 수 있다.

그림 10은 데시메이터 출력신호의 주파수 스펙트럼을 나타낸다.




Fig10. The frequency spectrum of decimator

그림 10에서 보면 알 수 있듯이 데시메이션 필터에 의해 2^{k_2} 이상 되는 주파수는 거의 제거되고, 입력신호 $1/k_2$ 성분만 거의 나오는 것을 확인 할 수 있다.

그림 11은 실제 제작하여 측정한 파형이며, 시뮬레이션 결과와 유사한 결과를 얻을 수 있었다.




Fig11. The input and output signal of oversampling TIM A/D converter




Fig12. The input and output signal of Low pass filter

그림 12은 TIM구조를 갖는 과표본화율의 A/D 변환기의 출력 파형을 실제 입력 파형과 비교하기 위해서 저역 통과 필터를 사용하여 다시 정현파 출력신호를 얻은 결과를 보여주고 있다. 저역 통과 필터의 차단 주파수는 30Hz이다.

4. 결 론

본 논문은 블록 디지털 필터링 개념을 적용하여 일반적인 시그마-델타 A/D 변환기로부터 TIM구조를 갖는 과표본화율의 A/D 변환기로 유도하는 과정을 보였으며, 이 과정에서 쌍 선형 변환의 원리를 적용하여 2차의 TIM구조를 갖는 과표본화율의 A/D 변환기를 제안하였다. 또한 기존의 TIM구조를 갖는 과표본화율의 A/D 변환기와 제안된 구조의 특성을 알아보기 위해서 각각 시뮬레이션을 하였다. 그 결과 거의 비슷한 특성을 보였으며, 또한 성능을 평가하기 위하여 데시메이터를 포함하여 동일한 조건하에서 각종 변수에 대해서 성능을 평가하였다.

본 논문에서 제안된 2차 TIM구조를 갖는 과표본화율의 A/D 변환기에 대한 성능평가 결과, 과표본화율이 256배로 하고, 입력신호의 진폭에 대한 SNR값에 대해서 제안된 시스템이 기존 시스템보다 진폭이 0.3~0.9V 사이에서 약 3~8dB 상승하였으며, 기존 시스템보다 제안된 시스템의 DR(Dynamic Range)가 약 20dB 향상됨을 확인하였다. 그리고 실제 하드웨어를 제작하여 실현한 결과와 시뮬레이션 결과를 비교하여 유사함을 입증하였다. 또한 제안된 시스템이 기존의 시스템보다 두 개의 지연소자(Delay)가 감소하게 되므로 시스템이 간단해지고 A/D 변환기의 처리시간 절약과 비용 면에서 절감을 가져 올 것으로 기대된다. 그리고 주파수 특성, DC입력특성, 상호결합계수(k)의 특성에 대해서는 제안된 시스템과 기존시스템이 거의 유사하였다.

(참고문헌)

- [1] R. van de Plassche, "A sigma-delta modulator as an A/D converter," IEEE Trans Circuits Syst., vol. CAS-25, pp. 510 - 514, July 1978.
- [2] P. D. Welch, "The use of fast Fourier transform for the estimation of power spectra," IEEE Trans. Audio Electroacoust., vol. AU-15, pp. 70-73, June 1970.
- [3] P. P. Vaidyanathan, "Multirate System and Filter Banks," Englewood Cliffs, NJ: Prentice-Hall, 1993.
- [4] 박종연, 서학금, "쌍선형 변환에 의한 과표본화율의 시그마-델타 A/D 변환기," 대한 전자공학회, 1991년도 제4회 신호처리 학술대회 논문집, pp.456-459, 1991년 9월 25일
- [5] P. P. Vaidyanathan, "Multirate System and Filter Banks," Englewood Cliffs, NJ: Prentice-Hall 1993.