

저전압 구동용 전기스위치와 미러 어레이 응용을 위한 새로운 표면미세가공기술

박상준, 李尙禹, 김종팔, 李相佑, 이상철, 김성운, 조동일
서울대학교 전기공학부

A New Surface Micromachining Technology for Low Voltage Actuated Switch and Mirror Arrays

Sangjun Park, Sangwoo Lee, Jongpal Kim, Sangwoo Yi, Sangchul Lee, Sungun Kim,
and Dongil Cho
School of Electrical Engineering, Seoul National University

Abstract - Silicon can be reactive ion etched (RIE) either isotropically or anisotropically. In this paper, a new micromachining technology combining these two etching characteristics is proposed. In the proposed method, the fabrication steps are as follows. First, a polysilicon layer, which is used as the bottom electrode, is deposited on the silicon wafer and patterned. Then the silicon substrate is etched anisotropically to a few micrometer depth that forms a cavity. Then an PECVD oxide layer is deposited to passivate the cavity side walls. The oxide layers at the top and bottom faces are removed while the passivation layers of the side walls are left. Then the substrate is etched again but in an isotropic etch condition to form a round trench with a larger radius than the anisotropic cavity. Then a sacrificial PECVD oxide layer is deposited and patterned. Then a polysilicon structural layer is deposited and patterned. This polysilicon layer forms a pivot structure of a rocker-arm. Finally, oxide sacrificial layers are etched away. This new micromachining technology is quite simpler than conventional method to fabricate joint structures, and the devices that are fabricated using this technology do not require a flexing structure for motion.

1. 서 론

기존의 표면미세가공기술에 전형적으로 쓰였던 방법은 희생층과 다결정실리콘층을 사용하여 구조물을 제작하는 것이었다. 이러한 방법으로 제작된 구조물은 마이크로모터나 가속도계, 미러, 스위치, 액추에이터 등에 폭넓게 응용되어 왔다. 그러나 모터나 미러 등의 소자를 제작하기 위한 기존의 방식은, 여러 층의 다결정실리콘을 사용하는 복잡한 공정 단계를 거쳐야 한다. 또한 스프링 구조를 이용하여 미러와 스위치를 제작하는 경우에는 소자를 반복하여 구동시킬 때 구조물에 피로현상이 나타나는 문제점을 안고 있다[1].

본 논문에서 제안하는 방법은 다결정실리콘을 사용하는 표면미세가공기술에 기반을 두고, 구조물을 고정시키는 조인트 부분을 제작하는 방법을 새로이 고안하였다. 제안된 방법에서는 실리콘을 건식식각할 때에 나타나는 두 가지 다른 특성, 즉 Cl₂를 기반으로 한 식각 시에 나타나는 이방성 식각 특성과, SF₆를 기반으로 한 식각 시에 나타나는 등방성 식각 특성을 함께 사용함으로써, 위 부분보다 아랫부분이 더 넓은 형태의 구멍을 형성하고, 이 부분에 좋은 단차 극복 능력(step coverage)을 갖는 TEOS 산화막과 다결정실리콘을 증착하여 로커-

암 형태의 조인트구조물을 제작한다.

제안된 방법을 사용하면 다결정실리콘층을 한 번만 증착하여 상하 운동 구조물을 제작할 수 있다. 또한 이 방법을 사용하여 제작된 소자는 구조물의 비틀림(torsion)이 없으므로 반복 구동 시에도 피로 현상이 나타나지 않는다.

본 논문의 본문에서는 제안된 방법으로 미러어레이와 전기스위치를 제작하는 세부 공정과 구동 원리에 대하여 기술하였다.


2. 제작 공정

2.1 실리콘 식각 공정


실리콘의 건식 식각 메커니즘은 등방성 식각 특성과 이방성 식각 특성으로 나눌 수 있다. 이 특성은 사용되는 식각 기체의 종류에 따라 다르게 나타난다. 염소(Cl₂) 기체를 주된 식각 기체로 사용하는 경우에는 Cl 이온이 실리콘과 잘 반응하지 않기 때문에 이온 충격에 의해서 반응이 활성화되는 이온 충격 촉진 식각 메커니즘이 우세하며, SF₆와 같이 불소(F) 원소를 포함하는 기체를 주 식각 기체로 사용하는 경우에는 불소 이온이 실리콘과 반응이 활발하게 일어나기 때문에 화학적 식각 작용이 우세하게 일어난다. 이러한 차이가 실리콘의 식각된 형태를 이방성과 등방성으로 다르게 나타나게 한다. 공정에 사용되는 식각 장비는 용량 결합형 플라즈마 장비인 Drytek 사의 DRIE-284 장비이다. 이방성 식각을 위해서 사용하는 조건은 압력 100mTorr, 전력 300W, Cl₂ 유량 58sccm, 헬륨 유량 100sccm으로서, 이 장비에서 가장 좋은 비등방도를 갖는 최적화된 조건이다[2]. 등방성 식각을 위해 사용한 조건은 압력 250mTorr, 전력 100W, SF₆ 유량 25sccm이다.

2.2 희생층 증착 공정

본 논문에서 제안하는 기술이 제대로 구현되기 위해서는 원하는 형태대로 실리콘 기판을 식각해내야 할 뿐만 아니라, 형성된 구멍의 표면 위에 균일하게 희생층 산화막과 다결정실리콘이 증착되어야 한다. 일반적으로 APCVD보다는 PECVD가 더 좋은 단차 극복 능력(step coverage)을 갖는 것으로 알려져 있으며, 실제 실험 결과 그림 1과 같이 APCVD를 이용하여 증착된 PSG 산화막은 구멍의 표면에 균일하게 덮이지 못하였으나 PECVD로 증착된 TEOS 산화막은 균일하게 잘 덮인 것을 알 수 있다.



(a)



(b)

그림 1. 조인트 부분에 산화막을 증착시킨 후의 SEM사진. (a) TEOS (PECVD) (b) 12 wt% PSG (APCVD)

2.3 공정 흐름

로커-암 구조물을 제작하기 위한 공정은 다결정실리콘을 사용한 표면미세가공기술에 기반을 두며, 5장의 마스크를 사용한다. 공정 순서를 그림 2에 나타내었다. 먼저 절연층으로 사용될 LPCVD 질화실리콘(Si_3N_4)막을 증착하고, 전극용으로 사용할 다결정실리콘을 증착한 후 패터닝한다. 다음 실리콘 기판을 식각하기 위하여 식각 마스크로 쓰일 TEOS 산화막을 증착시킨 후 패터닝하고, Cl_2 를 주 식각 기체로 사용하여 앞에서 언급한 이방성 식각 조건으로 실리콘 기판을 약 $6\mu\text{m}$ 정도 식각한다. 그 후 식각된 측벽을 TEOS로 보호하기 위해 TEOS 산화막을 약 $0.5\mu\text{m}$ 정도 증착한 후, 실리콘 바닥면을 노출시키기 위해 산화막을 같은 깊이로 건식식각한다. 산화막을 식각하는 과정 역시 이방성의 특성을 갖기 때문에, 식각과정을 거쳐도 측벽에 증착된 TEOS는 남아 있게 된다. 그 다음에는 SF_6 를 주 식각 기체로 하여 실리콘을 약 $3\mu\text{m}$ 정도 등방성으로 식각한다. 이 과정을 거치고 나면 실리콘 기판에 아래 부분의 지름이 더 큰 형태의 구멍이 생기게 된다. 다음 측벽에 남아있는 산화막을 BHF 용액을 이용하여 완전히 제거하고, 희생층으로 쓰일 TEOS 산화막을 증착한다. 그 다음에 구조물이 동작 중에 기판에 완전히 붙어서 소자가 단락되는 것을 방지하는 dimple을 만들어 주기 위해 산화막을 부분적으


로 패터닝하여 식각한다. 다음으로 구조물로 쓰일 다결정실리콘을 증착한다. 증착온도는 585°C , 두께는 $2\mu\text{m}$ 로 수행하였다. 다음 공정은 도핑 공정인데, 전기스위치의 경우 신호전달부와 구동부를 절연시키기 위하여 질화실리콘 막을 증착한 후 패터닝하여 다결정실리콘 층이 선택적으로 도핑되게 한다. 도핑 조건은 850°C 에서 POCl_3 를 사용하여 4시간동안 진행하였다. 이 조건에서 다결정실리콘의 응력기울기가 최소로 되기 때문이다[3]. 다음 다결정실리콘을 패터닝한 후, 희생층을 제거하고 구조물의 점착 현상을 방지하기 위하여 p-dichlorobezene을 사용하여 승화 건조시킨다[4]. 희생층 식각 전까지의 공정이 완료된 조인트 부분의 사진을 그림 3에, 전체 공정이 완료된 로커-암 구조물 아래의 사진을 그림 4에 보였다. 이 구조물은 저전압, 고속 구동이 가능하며 전기적 스위치 또는 디스플레이용 미러로 사용이 가능하다. 그리고 그림3은 2개의 다결정실리콘 구조물을 사용하였는데 실리콘 기판 자체를 도핑하여 사용이 가능하기 때문에 단층 다결정실리콘으로 같은 구조물의 증착이 가능하다.




(a)




(b)



(c)



(d)



(e)

그림 2. 제안된 기술의 공정 흐름도 (a) 실리콘질화막, 다결정실리콘 증착 및 패터닝 (b) 식각마스크용 산화막 증착, 실리콘 식각 및 덤플 패터닝 (c) 희생층 산화막 증착 및 구조물용 다결정실리콘 증착 (d) 금속층 증착 및 금속/다결정실리콘 식각 (e) 희생층 식각 및 승화건조




그림 3. 다결정실리콘이 증착된 조인트 부분의 SEM사진




그림 4. 제작이 완료된 미러레이의 SEM사진

3. 구 동 원 리

다음 그림 5에 미러와 전기스위치로 사용할 경우 마스크 레이아웃을 보였다. 그림에서 진한 색으로 칠해진 부분이 하부 전극용 다결정실리콘 층이고, 흐린 색으로 칠해진 부분이 평판 구조물 다결정실리콘 층이다. 또한 a와 a', b와 b'은 신호 전달을 위한 전극이고, c와 c', d와 d'은 소자를 구동시키기 위한 전압을 인가하는 전극이다. cc' 또는 dd'에 전압을 가하면 위 판에 전하가 유도되어 아래 전극과 위 구조물 판 사이에 정전력이 생겨서 서로 당기는 힘을 받게 된다. 이 당기는 힘에 의하여 평판이 기울어지게 된다. 이렇게 기울어져서 판이 닿게 되면 우리가 원하는 신호가 aa' 또는 bb'을 통해 전달될 수 있다.




그림 5. 전기스위치로 사용할 경우 마스크 레이아웃

4. 결 론

본 논문에서는 미러레이나 전기스위치로 응용 가능한 새로운 로커-암 형태의 표면미세가공기술을 제안하였다. 제안된 방법은 실리콘의 건식식각 특성을 이용하여 아랫부분이 더 넓은 형태의 구멍을 형성하고 이 구멍에 희생층과 다결정실리콘을 증착하여 로커-암 형태의 구조물을 제작한다. 이 방법으로 응용 가능한 미러레이와 스위치의 동작 원리를 살펴보았다. 앞으로 제작된 소자의 동작특성의 분석과 응용의 확대에 대한 연구가 필요하다.

[참 고 문 헌]

- [1] M. Tabib-Azar, W. Wong and W. Ko, "Aging phenomena in heavily doped (p⁺) micromachined silicon cantilever beams", *Sensors and Actuators A*, No. 33, pp. 199-206, 1992
- [2] 조창호, 한아름, 조동일, "폴리실리콘의 비등방 식각과 식각비등방성이 MEMS 구조물에 미치는 영향", *대한전기학회 MEMS 연구회 학술발표회 논문집*, pp. 229-241, 1997
- [3] 박명규, "CMOS 회로와의 집적화를 위한 MEMS 구조물용 다결정실리콘의 저온 도핑 공정 개발", *서울대학교 석사학위 논문*, 1998
- [4] 이상우, 한아름, 조동일, "P-dichlorobezene 승화 건조기를 이용한 폴리실리콘 구조물의 부착 방지", *대한전기학회 MEMS 연구회 학술발표회 논문집*, pp. 131-142, 1997