

지능형 회로 보오드 검사 시스템 설계

고윤석, 정우진, 박태신, 이상진
남서울대학교 전자공학과

Design of Circuit Board Inspection System with Intelligent Capability

Yun-Seok Ko, Woo-Jin Jung, Tae-Sin Park, Sang-Jin Lee
Namseoul University

Abstract - 실장 PCB에 대한 검사업무는 많은 인력과 시간비용을 요구, 제품의 생산성을 저하시킴으로써 제품에 대한 경쟁력 확보에 큰 장애요인이 되고 있다. 따라서, 기업들은 검사 자동화를 추진하여 왔는데, 검사 생산성을 획기적으로 개선하기 위해서는 검사패턴을 자동 생성하고 아날로그 회로나 디지털 회로상의 전자소자나 회로기능을 선택적으로 검사함으로써 검사비용을 최소화할 수 있는 다기능 검사 기능이 요구된다. 따라서, 본 연구에서는 회로 보오드상의 부품 특성에 따라 최적의 검사패턴을 자동 작성하고 동시에 실행할 수 있는 지능형 검사 시스템을 개발하고자 한다.

1. 서 론

인쇄회로기판은 동 패턴에 의해 회로를 구성하는데, 제조상의 문제로 단락이나 개방 결함이 발생할 수 있다. 또한, 회로기판상에 저항이나 커패시터, 다이오우드와 같은 부품들이 탐색되는 도중에 미삽, 역삽, 오삽등의 문제가 발생할 수 있으며, 트랜지스터의 증폭률이나 과정의 애곡등의 문제가 발생할 수 있다. 따라서, 생산라인에서 조립된 제품들은 오류를 포함하게 됨으로써 제품에 대한 품질 및 생산성이 심각하게 저하될 수 있다.

시스템 관리자들은 검사 시스템을 도입, 대량 생산되는 실장 PCB를 검사하여 불량 PCB를 확인하고 그 원인을 분석하여 불량원인을 제거함으로써 생산제품의 고품질화와 기업의 생산성을 향상시키려는 노력을 기울여 왔다. 그러나, 검사 시스템은 부품이 실장된 상태에서 각 부품의 이상유무를 확인해야 하기 때문에 정확하게 부품의 불량유무를 확인하는 일은 쉽지 않다. 지금까지 많은 연구들이 수행되었는데, 초기연구들은 주로 보오드 단위로 테스트 패턴을 입력하여 출력패턴을 검사하는 보오드 단위의 회로기능 검사 기법(Full Functional Test)이 활용되었다.[1-2]

그러나, 점차 회로가 복잡해지고 고집적화 됨으로써 검사 패턴의 수가 기하급수적으로 증가하였으며, 특히, 이상 발생시 회로내의 불량부품을 확인하는데에 많은 시간비용이 요구되었다. 따라서, 높은 프로그래밍 비용을 요구하게 되었는데, 이러한 문제를 해결하기 위해서 회로내의 각 부품에 대해 개별적으로 직접 검사신호를 주입하고 출력을 검사함으로써 신속하게 고장 디바이스를 확인할 수 있는 소자검사 기법이(In-Circuit Test) 개발되었다. 그러나, 이 검사기법은 취약한 디바이스나 극세 피치의 디바이스 등 모든 디바이스에 직접 테스트 패턴을 가해야 하는 어려움이 따르게 됨은 물론, 개별 소자들이 정상적인 값을 보일지라도 제품이 기능적으로 오동작을 하는 기능상의 문제를 확인할 수 없다. 따라서, 회로의 기능을 블록단위로 처리하는 클러스터 기능 검사 기법(Cluster Functional Test)이 요구되었다.[3-4] 특히, 최근 검사환경은 생산성 향상을 위해 아날로그와 디지털 회로에 대해 소자검사 및 기능검사를 선택적 또는 통합적으로 검사할 수 있는 다기능 검사기능이 요구되고 있다.

따라서 본 연구에서는 검사하고자 하는 실장 PCB의 특성에 따라 최적하게 회로 보오드의 검사패턴을 자동 작성하고 동시에 실행할 수 있으며, 다양한 수동/능동 소자로 구성된 아날로그 회로, TTL이나 CMOS IC들로 구성된 디지털 전자회로에 대해 전자소자, 회로기능, 출력파형 등을 사용자의 선택에 의해 기능별로 선택적으로 검사할 수 있는 지능형 회로 보오드 검사 시스템이 설계된다.

2. 기본 개념

PCB상의 실장 부품들에 대한 소자검사 또는 기능검사는 검사하고자 하는 디바이스나 회로에 아날로그 또는 디지털 신호를 가한다음 그 출력신호를 정상치와 비교함으로써 실행될 수 있다. 그럼 1은 대표적인 보오드상의 아날로그 전자회로를 보인다.[2]




그림 1. 대표적인 보오드상의 전자회로

그림 1의 소자들에 대한 검사패턴들은 표 1에 보인 바와 같이 표시될 수 있다. 만일, 측정결과가 허용오차 범위를 초과하는 경우 해당소자나 기능의 결함을 확인할 수 있다. 그러나, 그림 1에 보인 바와 같이 모든 디바이스는 상호연결되어 회로를 구성한다. 따라서, 회로에서 개별소자를 검사하기 위해서는 측정하고자 하는 디바이스를 주변회로로부터 분리해야 한다. 이러한 문제는 가딩원리를 이용해서 해결될 수 있는데 그림 2와 그림 3은 가딩원리를 설명한다. 저항, 임피던스, 커패시터와 같은 수동 소자를 측정하는 방법 중에서 가장 일반적으로 이용되는 방법은 정전압법과 정전류법이 있다. 정전류법은 정전압법에 비해 S와 I 노드가 op-amp 케이스 소이기 때문에 측정하고자 하는 디바이스가 커패시턴스 성분을 가지는 경우 위상변이로 인하여 op-amp가 불안정해질 수 있다.

표 1. 검사 패턴 테이블

분류 번호	타입	노오드	크기	허용 범위 (%)
1	D1	4 5		
2	N2	11 7 9	10	
3	P1	3 9 10	10	
4	C1	5 1	4.300E-04	20
5	C2	2 1	1.000E-04	20
6	C3	3 1	1.000E-09	20
7	C4	8 7	5.000E-07	10
8	R1	5 2	2.700E+01	5
9	R2	2 6	1.000E+03	5
10	R3	3 7	9.000E+03	10
11	R4	7 1	6.000E+03	10
12	R5	3 9	6.000E+02	10
13	R6	10 11	2.000E+03	1
14	R7	11 1	2.000E+03	1
15	T1	1 4	1.000E-01	5
16	Z1	1 6	8.50	
17	N1	3 6 2	10	

2.1 정전류법

정전류법은 이미 알고 있거나 측정할 수 있는 전류로 미지의 임피던스를 얻어내고, 미지 전압 강하가 나타나는 것을 측정한다. 미지 저항 R_x 에 다른 저항 R_1, R_2 가 노오드 I, S에 연결되어 있다. 이때 함수발생부에서 발생한 출력 신호를 노오드 I에 연결하고, 노오드 S에는 함수측정부를 연결하여 측정신호인 입력신호를 측정한다. 그리고, 이상적인 단위 이득 증폭기의 출력단자, 노오드 G에는 저항 R_1, R_2 의 다른 절점이 연결되어 있다.




그림 2 정전류 가딩원리

증폭기의 성질에 의해 노오드 G의 전압과 노오드 I에서의 전압이 같아서 R_1 에 따라 전류가 흐르지 않게되고 전류원의 모든 전류가 R_x 를 따라 흐르게 된다. 그리고, R_2 에도 전류가 흐를 수 있다. 그러나, 이 전류는 접지되어 있는 곳으로 흐르게 되므로 이 전류는 R_x 에 따라 흐르지 않으므로 측정 오차에 영향을 미치지 않는다. 그러므로 R_x 에 따라 흐르는 일정한 전류, 즉 정전류만 흐르게 된다. 이 정전류는 미지 저항 R_x 에서의 전압 강하에 의해 R_x 의 임피던스를 정확하게 측정할 수 있다. 정전류법은 주로 작은 저항, 다이오드, 트랜지스터 등의 소자의 성질을 측정하는데 사용된다.

2.2 정전압법

정전압법은 알고있거나 측정할 수 있는 전압으로 미지의 임피던스에 적용하고, 전류 흐름이 나타나는 것을 측정한다. 증폭기의 성질에 의해 노오드 G의 전압과 노오드 I에서의 전압이 같아서 R_1 에 따라 전류가 흐르지 않게 된다. 그리고, R_2 에도 전류가 흐를 수 있다. 그러나, 이 전류는 접지되어 있는 곳으로 흐르게 되므로 이 전류는 R_x 에 따라 흐르지 않으므로 측정 오차에 영향을 미치지 않는다. 그러므로 노오드 I와 S 양단에 일정한 전압, 즉 정전압이 인가된다. 이 정전압은 미지 저항 R_x 에서의 전압 강하로 R_x 의 임피던스를 정확하게 측정할 수 있다.




그림 3 정전압 가딩회로

2.3 검사기법과 적용범위

실장 PCB상의 디바이스를 측정하는 방법은 측정 디바이스와 그 주변회로의 관계에 따라 표 1과 같이 분류할 수 있다. 이때, 가딩법을 포함하지 않은 경우는 병렬저항성분을 포함하지 않은 경우이다.

표 2. 디바이스 측정방법과 그 범위

측정 방법	측정 범위	오차 요소
2단자법	$R_x > 250\Omega$ 병렬 저항 없음	신호선, 측정선 의 전압 강하
4단자법	$10\Omega < R_x < 250\Omega$ 병렬 저항 없음	신호선, 측정선 의 전압 강하
개선된 4단자법	$R_x < 10\Omega$ 병렬 저항 없음	
3단자 가딩법	병렬 저항 있음 $\text{가딩비} < 10$	가아드선의 전압 강하
4단자 가딩법	병렬 저항 있음 $10 < \text{가딩비} < 100$	가아드선의 전압 강하
확장 4단자 가딩법	병렬 저항 있음 $100 < \text{가딩비} < 1000$	
6단자 가딩법	병렬 저항 있음 $\text{가딩비} > 1000$ 또는 $R_1, R_2 < 250\Omega$	

그림 4는 많은 디지털 회로기능중의 하나인 디멀티플렉서의 회로도를 보인다. 입력핀에 입력을 가해 출력값이 출력패턴에 정의된 값과 일치하지 않는 경우 결함을 확인할 수 있다. 표 3은 그림 4에 보인 디지털 회로에 대한 입출력 패턴과 대응하는 참의 출력 패턴을 보인다. 디지털 디바이스는 RAM과 ROM등 많은 수의 상태를 가지는 디바이스를 포함하기 때문에 고속으로 검사 패턴을 발생시키고 그 결과를 분석하여 결함을 확인할 수 있도록 설계되어야 한다.

비교하여 오차를 확인하게 된다.

3.1 함수발생부

함수발생부는 컴퓨터에서 임의의 파형 즉, 전압값과 주파수값을 가진 출력 신호를 발생시켜 테스터 보오드에 보내어지는 부분으로 전압의 크기를 제어하는 전압발생부와 주파수의 크기를 제어하는 주파수 발생부를 필요로 한다. 전압발생부는 DC전압과 AC전압으로, 주파수발생부는 파형에 따라 정현파, 구형파, 삼각파, 임의파를 발생할 수 있게 설계한다. 멀티플리어를 사용하여 전압발생부와 주파수발생부에서의 파형의 크기와 주파수를 합성할 수 있게 설계한다. 여러가지의 파형 발생 패턴을 제어하기 위해 릴레이를 사용한다. 파형의 크기와 주파수의 상태를 유지하기 위하여 플립플롭을 사용하며, DA 컨버터를 사용하여 컴퓨터에서 전압값과 주파수값을 제어할 수 있도록 설계한다.

3.2 멀티플렉서부

멀티플렉스부는 컴퓨터에서 테스터 보오드에서의 측정하고자 하는 측정핀을 제어하는 부분으로 함수발생부에서의 발생 파형의 종류와 함수 측정부에서의 파형 측정 패턴을 제어하는데에도 사용할 수 있도록 설계한다. 그리고, 측정핀 수를 슬롯당 64핀씩 추가 할 수 있도록 설계한다.

3.3 함수측정부

함수측정부는 테스트 보오드에서 측정된 임의의 파형을 컴퓨터에서 지령하는 방식으로 측정값을 읽는 부분으로 측정 패턴에 따라 DC전압과 실효값, 주파수, 위상차, 피크 전압 등을 측정할 수 있도록 설계한다. 여러 가지의 파형 측정 패턴을 제어하기 위해 릴레이를 사용한다. AD 컨버터를 사용하여 컴퓨터에서 각 측정치를 읽을 수 있도록 하고 측정시간 및 측정오차를 줄일 수 있는 최적의 회로로 설계한다.

4. 결론

본 연구에서는 회로 보오드상의 부품 특성에 따라 최적의 검사 패턴을 자동 작성하고 동시에 실행할 수 있는 지능형 검사 시스템을 개발하는데 목표를 두고 있다. 그러나, 본 연구결과는 현재 아날로그 시스템과 간단한 디지털 회로를 검사할 수 있도록 시스템이 설계되었다. 따라서, RAM이나 ROM과 같은 집적회로에 대한 이상유무를 고속으로 검사하기 위해서는 보다 고속 검사 패턴의 발생이 가능한 구조로 설계가 이루어져야 하며, 특히, 시스템 검사 패턴을 전자회로의 구성을 인식하여 자동으로 작성할 수 있는 지능형 S/W의 개발이 계속되어 할 것으로 사료된다.

(참고문헌)

- [1] John J. Arena, "Calcuating the Effective Pattern Rate for High-Speed Board Test Applications", IEEE Trans. Industrial Electroics, Vol. 36, No. 2, pp 164-174, May 1989.
- [2] Ed O. Schiotzhauer, "User-Oriented Software for an Automatic Circuit-Board Tester", Hewlett-Packard Journal, pp 22-27, March 1979.
- [3] Edward S. Hirgelt, "Knowledge Representation In an In-Circuit Test Program Generator", International Test Conference, pp 773-777, 1984.
- [4] Jon Turino, "Functional Testing's Place In Electronics Manufacturing", Evaluation Engineering, pp 58-61, September 1984.




그림 4 대표적인 디지털 회로

표 3 디지털 검사 신호 패턴

패턴 번호	입력 형태		내부 노오드 형태 [3]	출력 형태 [9][10][11][12]
	[1]	[2]		
1	0	0	0	0 1 1 1
2	0	0	1	1 1 1 1
3	0	1	0	1 0 1 1
4	1	1	1	1 1 1 1
5	1	0	0	1 1 0 1
6	1	0	1	1 1 1 1
7	1	1	0	1 1 1 0
8	1	1	1	1 1 1 1

3. 검사 시스템 설계

검사 시스템은 주 컴퓨터에서 함수발생부, 멀티플렉서부, 그리고 함수측정부를 어드레스 버스로 제어하도록 설계된다. 멀티플렉서부에 의해 보오드상의 측정하고자




그림 5 검사 시스템 구조 설계

하는 측정핀을 제어하여 검사회로를 구성한 다음 함수발생부에 의해 컴퓨터에서 지령하는 파형의 설정치(검사신호)를 테스터 보오드로 보내고, 다음, 측정부에 의하여 테스터 보오드상의 출력값을 읽어 들인 다음 정상값과