

PECVD와 고상결정화 방법을 이용한 poly-SiGe 박막의 제조

이정근, *이재진

전북대학교 물리학과, *한국전자통신연구소 화합물회로연구실

다결정 실리콘-게르마늄(poly-SiGe)은 TFT(thin-film transistor)와 같은 소자 응용에 있어서 중요한 물질이다. LPCVD (low pressure chemical vapor deposition) 방법으로 비정질 SiGe (a-SiGe) 박막을 증착시키고 고상결정화(SPC: solid-phase crystallization)시켜 poly-SiGe을 얻는 것은 잘 알려져 있다. 그러나 그러나 PECVD-SPC 방법을 이용한 poly-SiGe의 제조에 대해서는 아직 두드러지게 연구된 바 없다. 우리는 PECVD 방법으로 a-SiGe 박막을 증착시키고 고상결정화시켜 poly-SiGe을 얻었으며, 그 결정성, Ge 농도, 결정립의 평균 크기 등을 XRD (x-ray diffraction) 방법으로 조사하였다. 특히 PECVD 증착시 기판온도, Ge 함유량 등이 고상화에 미치는 영향에 대해서 조사하였다.

PECVD 장치는 터보펌프를 사용하여 기저진공이 2×10^{-5} Torr에 이르렀다. 기판은 Si(100) 웨이퍼를 사용하고 기판 온도는 약 150-350°C 사이에서 변화되었다. 증착가스는 SiH₄, GeH₄, H₂ 등을 썼다. 증착 압력과 r.f. 전력은 각각 0.25Torr와 3W로 일정하게 하였다. Ge 함유량(x)은 x=0.0-0.5 사이에서 변화되었다. PECVD로 증착된 SiGe 박막들은 고상결정화를 위해 600°C N₂ 분위기에서 24시간동안, 혹은 500°C에서 4일간 가열되었다.

고상결정화 후 poly-SiGe 박막은 SiGe(111), (220), (311) XRD 피크들을 보여주었으며, 각 피크들은 poly-Si에 비하여 왼쪽으로 Bragg 각이 이동되었고, Vegard's law에 의해서 x의 값을 확인할 수 있었다. 이것은 RBS 결과와 일치하였다. 약 150-350°C 사이에서 변화된 기판온도의 범위에서 증착온도가 낮을수록 결정립의 크기는 대체로 증가하는 것으로 나타났다. XRD로 추정된 평균 결정립의 크기는 최대 약 30nm 정도였다. 또한 같은 샘플들에 대해서 기판온도가 낮을수록 증착속도가 증가함을 확인하였다. Ge 함유량이 x=0.1에서 x=0.5로 증가함에 따라서도 결정립의 크기와 SiGe 증착속도는 증가하는 것으로 나타났다. Hwang[1], Kim[2] 등의 연구자들은 Ge 함유량이 증가함에 따라 결정립 크기가 감소하는 것을 보고하였으나, Tsai [3] 등은 반대의 결과를 보고하고 Ge 함유량의 증가시 결정립 크기의 증가에 대해 Ge의 Si보다 낮은 융점 (melting point)을 강조한 바 있다.

결정립 크기의 증가는 대체로 SiGe 증착속도의 증가와도 관련이 있음을 볼 때, poly-SiGe의 경우에도 poly-Si의 고상화에서와 같이 증착속도가 빠를수록 최종적인 결정립의 크기가 커지는 것으로 이해될 수도 있다. PECVD 증착시 증착속도의 증가는 증착된 박막에서의 무질서도를 증가시킬 수 있음을 고려하면, 이러한 결과들은 poly-SiGe의 고상결정화에서도 poly-Si의 고상결정화에서와 마찬가지로 초기 박막에서의 구조적 무질서도가 클수록, 고상결정화 후 결정립의 크기가 커질 수 있음을 보여준다고 생각될 수 있다.

[1] C. W. Hwang, M. K. Ryu, K. B. Kim, S. C. Lee, and C. S. Kim, J. Appl. Phys. **77**, 3042 (1995).

[2] J.-W. Kim, M.-K. Ryu, T.-H. Kim[Bisaro86] R. Bisaro, J. Magarino, N. Proust, and K. Zellama, J. Appl. Phys. **59**, 1167 (1986).

[3] J. A. Tsai and R. Reif, Appl. Phys. Lett. **66**, 1809 (1995).