

## 신경신호기록용 탐침형 반도체 미세전극 어레이의 제작

윤태환, 황은정, 신동용, 김성준  
서울대학교 공과대학 전기공학부

### Fabrication of Depth-probe type Silicon Microelectrode array for Neural signal Recording

T. H. Yoon, E. J. Hwang, D. Y. Shin, S. J. Kim  
School of Electrical Engineering, Seoul National University

#### ABSTRACT

In this paper, we developed the process for depth-probe type silicon microelectrode arrays. The process consists of four mask steps only. The steps are for defining sites, windows, and for shaping probe using plasma etch from above, and for shaping using wet etch from below, respectively. The probe thickness is controlled by dry etching, not by impurity diffusion. We used gold electrodes with a triple dielectric system consisting of oxide/nitride/oxide. The shank of the probe taper from 200um to tens of um tip and has 30 um thickness.


#### 1. 서 론

뇌는 수많은 감각 데이터를 처리하여 적절한 행동 반응을 나타나게 하는데 있어서 아주 빠른 처리 속도를 가지고 있다. 이는 신경계가 처리할 데이터를 여러 뉴런에 분할 할당하여 동시 처리를 하기 때문인 것으로 알려져 있다. 신경생물학자들이 뇌의 기능을 연구하는데 있어서 다중유닛의 뉴런으로부터의 활동전위를 동시에 기록할 수 있는 기술이 필수적이다. 지금까지의 보편적인 방법은 여러개의 metal wire 전극을 묶어서 하나의 큰 다발로 만드는 것이었으나 이는 많은 한계를 가지고 있다. 1960년대 말부터 micromachining 기술을 이용하여 전극을 제작하는 노력이 시작되었다.

본 연구에서는 급속히 발전하고 있는 Silicon micromachining 기술을 이용하여 Multi single neuron 기록을 할 수 있는 탐침형 반도체 미세전극 어레이를 제작하였다. 탐침형 반도체 미세전극은 전극들 사이의 상대적 위치를 정확하게 반복적으로 정의할 수 있고 probe shank의 크기가 작아서 신경조직에 적은 손상을 입히며 각각의 shank에 여러개의 전극어레이를 형성할 수 있고 회로를 함께 접적시킬 수 있는 등의 장점을 가지고 있다.

#### 2. 본 론

제작된 소자의 shank는 폭이 200 $\mu\text{m}$ 에서 수십  $\mu\text{m}$ 로 가늘어지는 형태로 되어있어 생체조직을 관통하기 쉽게 되어있으며 두께는 30~40 $\mu\text{m}$ , 길이는 3mm이다. shank 위에는 수개의 Au 전극이 배열되어 있고 이는 소자의 본체에 있는 bonding pad와 연결된다. 금속 패턴은 산화막/질화막/산화막의 3중 유전체층으로 절연되고 전극과 bonding pad의 상부 유전체층은 식각하여 제거된다. 전극은 20X20 $\mu\text{m}^2$ , 28X28 $\mu\text{m}^2$ , 40X40 $\mu\text{m}^2$ , 55X55 $\mu\text{m}^2$ 의 면적별로 제작되었다.



■ Si □ 유전체 ■ Cr/Au ■■ Al

그림 1 단면으로 본 소자 제작 공정흐름

## 2-1 제작 과정

탐침형 반도체 미세전극 어레이를 제작하기 위한 공정 흐름도는 그림.1과 같다.

### 2-1 A. 박막 증착

양면 Polishing이 된 4인치 P-type (100)-방향 웨이퍼에 1000Å의 초기 열산화막과 2000Å의 LPCVD 질화막을 양면에 증착한다. 전면에는 다시 8000Å의 PECVD 산화막을 증착하여 산화막/질화막/산화막의 3중 하부유전체층을 형성한다.

Lift-off 공정으로 전극 site, bond pad 및 connection track을 이루는 Cr/Au의 이중 금속층을 증착 및 patterning한다. 금속 공정은 negative photoresist를 사진공정하여 1.4μm의 pattern을 형성한 후 thermal evaporation을 이용하여 Cr 1000Å (Au의 점착력을 증가시키기 위해서)과 Au 3000Å을 순차적으로 증착한다. 그 후 아세톤으로 photoresist를 녹여내어 원하지 않는 부분의 금속을 제거한다.

PECVD 공정을 이용하여 2000Å의 산화막, 2000Å의 질화막, 8000Å의 산화막을 순차적으로 증착하여 3중 상부유전체층을 형성한다.

Al 1μm 층을 sputter 공정으로 증착한 후 사진공정으로 전극 site와 bond pad의 window가 될 부분 및 소자의 바깥부분을 정의하여 Al층을 식각한다. 이 공정은 실리콘 deep plasma etching으로 단차가 크게 생긴 이후에 사진공정을 하는데 생기는 문제점을 피하기 위하여 사진작업을 선행하여 놓는 공정이다.

실리콘 deep plasma etching의 mask층으로 쓰일 PECVD 산화막 층 6μm를 증착한다.

두 번째 Al층 1μm를 sputter 공정으로 증착한 후 사진공정으로 소자영역을 정의한 후 소자바깥 영역을 plasma etch한다. 이 Al층을 Hard mask 층으로 하여 소자바깥 영역의 원하지 않는 두꺼운 유전체층을 모두 plasma etch한 후 Al층을 표준 wet etchant로 제거한다.

### 2-1 B. Device shaping

6μm의 두꺼운 산화막을 mask층으로 하여 소자바깥 영역의 실리콘을 deep plasma etch하여 30~40μm의 깊은 trench를 만든다. Cl<sub>2</sub> 가스를 사용한 식각 recipe로 실리콘 대 산화막의 선택비가 5:1 ~ 7:1인 조건을 사용하였다.

잔여 산화막 층을 plasma etch해 냄과 동시에 이전 공정에서 pattern해 놓은 Al층을 mask층으로 하여 전극 site, bond pad window의 유전체층을 plasma etch한다. 이 후 Al층을 표준 wet etchant로 제거한다.

양면 Align 기술을 이용하여 후면의 산화막, 질화막 이중층으로 된 KOH 실리콘 wet etchant의 mask층을 사진공정하여 pattern한다.

전면을 KOH 실리콘 wet etchant로부터 보호하기 위해 black wax (Apiezon wax W40)를 coating 한다.

후면의 실리콘면을 KOH wet etchant로 식각한다. 70°C, 30wt% KOH 용액에 12시간 식각을 수행하




그림 2 제작된 소자의 조감도와 shank tip부분의 확대도

여 전면에 형성한 deep trench로 wafer가 관통하여 black wax면이 드러나는 것을 시각적으로 확인하고 수분간 over etch를 한 후 식각을 중지한다.

## 3. 결 론 및 고 칠

본 연구에서는 소자의 shaping을 하는데 있어서 deep boron diffusion을 이용한 etch stop을 쓰지 않았다. Wafer의 전면을 실리콘 plasma etching하고 뒷면을 wet etch하여 원하는 두께의 shank를 쉽게, 부차적인 과정 없이 얻을 수 있었다.

산화막이나 질화막 단독으로는 생체실험환경에서 절연층으로 쓰기에 부적합하다.[2] 3중의 유전체층으로 구성한 절연막 층은 이러한 단점을 보완하였다. 금속에 맞닿은 산화막은 질화막에 전기적 스트레스가 가해지는 것을 막고 질화막은 이온이 산화막으로 침투하는 것을 막아준다.

전면의 실리콘을 plasma etching 한 후에는 큰 단차로 인해 후속 사진공정을 하기가 어렵기 때문에 Al층을 이용하여 전극 site와 bonding pad의 etch mask를 선행하여 만들었다. 이를 이용한 식각이 문제 없이 이루어졌다. 그러나 두 번째로 쓰인 Al층을 patterning할 때와 제거할 때 첫 번째 Al층이 침식을 받는 문제가 있어 향후 개선점으로 남았다.

## 참고문헌

- [1] K. Najafi, K. D. Wise, and T. Mochizuki, "A high-yield IC compatible multichannel recording array", IEEE Trans. Electron Dev., vol. ED-32, no. 7, pp.1206-1211, 1985
- [2] G. Ensell, D. J. Banks, D. J. Ewins, W. Balachandran, and P. R. Richards, "Silicon-Based Microelectrodes for Neurophysiology Fabricated Using A Gold Metallization/Nitride Passivation System," J. Microelectromechanical System, vol. 5, no. 2, pp.117-121, 1996