

단전원 Gate Drive의 회로 설계에 관한 연구

이 상균*, 이 재춘, 이 철웅, 황 민규
 LG전자 홈 어플라이언스 연구소 전력 전자팀

The Study on Gate Drive Circuit Design using Single Voltage

Lee Sangkyun*, Lee jaechoon, Lee chelwoong, Hwang Minkyu
 LG Electronics Home Appliance Laboratory PowerElectronics Team

Abstract - Recently, white good market has interest with inverter product, which has merit to on/off type with respect to energy saving and noise. But, inverter product's cost is rising, because of adding inverter circuit component. To reduce cost, inverter gate drive trend is using HVIC which needs only single voltage. Also using HVIC, designer can compact PCB'size.

This paper shows application technique and key point of designing HVIC

1. 서 론

요즘들어 백색가전 시장은 예전의 On/Off 방식의 제어에서 에너지 절약, 소음등과 같은 문제로 인해 인버터 제품에 대한 관심이 집중되고 있다. 그러나 이러한 인버터 제품은 기존의 제품에 비해 추가적인 회로로 인해 Cost가 상승되어 소비자의 부담이 증가된다. 이러한 가격의 상승을 최소로 하기위해 인버터 회로의 Power Device(PD)를 구동시키는 Gate Drive의 방식은 기존의 Photo-Coupler(PC), Pulse Trans. 방식에서 HVIC를 사용하는 단전원 방식의 제품이 많이 사용되어 지게 되며, 또한 이러한 방식은 회로가 기존 방식에 비해 간단하기 때문에 IPM(Intelligent Power Module)내에 삽입되어 회로의 Compact화를 가능케한다. 이러한때 본 논문의 HVIC를 이용하는 단전원 구동 방식에 대한 설계 방법과 3상 구동 HVIC 제품에 따른 설계의 기술적 검토를 보여주고자 한다.

2. 본 론


2.1 Gate Drive Trends

인버터 회로의 파워소자를 제어하는 구동부는 크게 1) Photo-Coupler 방식 2) Pulse-Trans. 방식 3) HVIC 방식으로 나눌수 있다. 백색 가전중 세탁기의 회로를 살펴 볼 때 예전의 Inverter Type은 주로 Pulse-Trans. 방식을 사용했으나, 회로의 복잡성 및 소비전력의 증가등으로 인해 Photo-Coupler 방식을 지금까지의 주된 회로 방식으로 채택해 왔다. 그러나 IC가 발전함에 따라 다양한 HVIC의 출현으로 인해 HVIC를 사용하는 단전원 방식의 제품이 현재 일본에서 출시 중이며, 회로의 Compact화를 가능케 하는 IPM에도 HVIC를 사용하는 Drive 방식을 채택하는 추세이다.

2.2 HVIC의 구조

현재 개발되어 시판되고 있는 HVIC의 내부 Block도를 그림 <1>에 나타 내었다(Half-Bridge 구동형). 그림 <1>에서 보는 것과 같이 한쌍의 구동 신호는 Micom과 직접 연결하여 사용이 가능하며(5V Level) 또한 입력 신호가 Noise등으로 인한 오동작을 일으키지 않기 위

해 Schmitt-trigger 입력으로 받는다. 또한 아랫상 신호는 IC 전원의 저전압을 감지하는 저전압 보호를 거쳐 아랫상 IGBT의 구동 신호를 출력한다. 윗상의 신호는 윗상 신호의 Falling, Rising time에 맞게 Pulse를 발생시킨 후(Pulse Generator), 이를 Level Shift 시켜 주는 회로부를 거치게 된다(5V Level을 Vs를 기준으로 Level Up). 이때 Pulse 발생기를 사용하는 이유는 HVIC 내부에 있는 2개의 FET의 동작을 최소로 시킴으로 내부 열발생을 억제 하기 위해서이다. 이렇게 Level Shift부를 지난 신호는 Latch부를 거쳐 위상 구동 신호를 출력한다. 이러한 HVIC는 내부에 저전압 보호와 SD Port(Shut Down Port)를 지점으로 사용자가 HVIC를 이용시 회로 설계를 간단히 할수 있게 된다.[1]




< 그림 1 > HVIC의 내부 Block도

3상 인버터 구동을 위한 3상 전용 HVIC의 경우는 3상 파워소자의 Gate signal과 다양한 보호회로(Arm Short 보호, 저전압 보호, 전류값 출력등)를 갖고 있다.

2.3 HVIC 응용 설계

그림 <2>는 HVIC를 사용하는 인버터 회로의 초기에 Capacitor C1을 충전시키는 충전 모드에 대한 전류 흐름도



< 그림 2 > HVIC의 충전 Mode시 전류 흐름도

름도이다. 그림과 같이 초기에 아랫상 파워소자를 구동시키면 그림 (2)와 같은 전류 pass를 통해 윗상에 연결된 Capacitor C1에는 전류가 흘러들어 충전이 되며, 이렇게 충전된 전압을 가지고 윗상의 파워소자를 구동시키는 것이 가능해진다. 이때 윗상의 파워소자를 구동시킬 때는 충전된 전압에서 전류가 방전되어 C1에 충전된 전압은 떨어지게 된다. (일반적으로 HVIC의 내부에 윗상 전압에 대한 저전압 검출을 함) 이러한 방식으로 윗상과 아랫상의 파워소자를 계속 On, Off 시킴으로 윗상이 Off시(아랫상 파워소자 On시)에는 C1에 전류가 흘러 충전을 가능케 하고 이렇게 충전된 전압을 가지고 윗상의 파워 소자의 구동을 가능케 한다.

2.4 HVIC의 Parameter 선정

HVIC를 이용한 회로 설계에 있어서 설계자가 C1, D1의 값을 선정해야 하며 선정하는 방식은 아래의 식으로 구해진 값에 대해 최소 2배 이상이 되어야 하며, 실질적으로 0.47uF 이상이 되게 한다. [2]

$$C1 \geq 2 \frac{2Qg + \frac{Iqbs(\max)}{f} + Qls + \frac{Icbs}{f}}{Vcc - Vf - Vls} \quad (식 1)$$

여기서

- Qg = Gate Charge of high side PD
- Iqbs = Quiescent current for high side drive circuitry
- Icbs = Bootstrap Capacitor leakage current
- Qls = Level Shift required per cycle (5nC)
- f = Frequency of operation
- Vf = Forward voltage drop across the bootstrap diode(D1)
- Vls = voltage drop across Low side PD (or load for a high side driver)

위의 식(1)에서 구하여진 값에 대해서 overcharge와 전압의 ripple을 줄이기 위해 실험적으로 구하여진 값에 대해 15배 이상을 곱한 값을 실질적으로 사용한다. 그러나 이러한 값은 PD, C1에 대한 데이터를 필요로 하기 때문에 이러한 식 보다는 보다 더 일반적인 다음의 식(2)를 사용한다. 이식은 C1의 값이 최악이 될 수 있는 조건에서 값을 구하는 것으로서, 가장 짧은 충전시간과 가장 긴 방전시간에 대해서 윗상 PD를 구동할수 있는 Minimum값(Vmin)을 유지할수 있는 C1의 값을 구하는 것이다.

$$C1 = \frac{i \cdot dt}{dv} \quad (식 2)$$

여기서

- i = HVIC 소비 전류
- dt = 방전시간 (윗상 PD의 on time)
- dv = Vcc - Vmin

식 (2)에서 얻어진 C1값을 가지고 다시 식 (3)를 이용 아랫상 PD의 minimum on time을 구한다.

$$t = \frac{C1 dv}{i} \quad (식 3)$$

여기서

- i = C1에 흐르는 전류값

HVIC에 사용되는 bootstrap diode D1은 C1에 충전된 전압이 역으로 전원(Vcc)로 넘어가는 것을 막아주는 역할을 하게 되며, 이러한 역할을 수행하기 위해서는 ultra-fast type의 diode를 사용하여야 한다

일반적으로 사용하는 Bootstrap diode spec은 다음과 같다.

$$Vrrm = Vdc * \text{안전율}$$

$$\begin{aligned} \max Trr &= 100ns \\ If &= Qbs f \\ \text{여기서 } Qbs &\text{는 식 (1)의 분자값} \end{aligned}$$

2.5 설계시 유의 사항

HVIC를 사용하는 회로에 있어서 기존의 다전원을 사용하는 Photo-Coupler 방식과는 다르게 제어를 담당하는 Micom부와 Power부간에 같은 Ground를 사용하기 때문에 회로 설계시 안정성에 대한 문제를 조심해야 한다. 또한 PCB Layout 설계시 다음과 같은 점을 주의 하여 설계하여야 한다.

- (1) HVIC의 Bootstrap Capacitor C1은 최대한 HVIC와 밀접하게 배치하며, C1의 누설전류를 최소로 하기 위해서 C1과 병렬로 ceramic capacitor를 부착한다. (주로 104)
- (2) HVIC의 전원(Vcc)와 GND간에 4.7uF이상의 bypass capacitor 연결
- (3) HVIC의 gate signal이 이루는 loop을 최소로 함
- (4) Low, high side의 power device의 연결 패턴을 최소로 하여 L 성분을 줄인다.
- (5) Vdc(+)와 high side collector, Vdc(-)와 low side emitter간에 형성된 L 값을 최소로 하기 위해 Vdc(+), Vdc(-)간에 104 이상의 고압 film condenser 연결
- (6) Micom에서 HVIC에 입력되어지는 gate signal선에 pull-up resistor 연결(active low 경우)

3. 실험

3.1 실험 장치

HVIC를 이용하여 기존의 인버터 제품에 응용 실험을 하였고, 실험 장치에 대한 spec.은 아래와 같다. 여기서 단상 HVIC(HIP2500, IR2112)를 이용한 실험에 대해서는 Photo-coupler(TLP559) 회로와 동일한 결과를 얻었고, 본 논문에서는 삼상 HVIC(IR2131)를 이용한 결과 및 설계시 유의사항에 대해 보여준다.

- (1) power device : Toshiba 10J303(FRD 내장)
- (2) HVIC : IR2131(삼상)
- (3) Micom : Toshiba TMP88ck48
- (4) load : BLDC Motor
- (5) Bootstrap Capacitor : 10uF
- (6) Bootstrap Diode : U1JU44 (Toshiba)
- (7) gate resistor : 200Ω
- (8) Carrier Freq : 15.6KHz

보호 회로는 HVIC에 내장되어 있는 저전압 보호 기능을 사용하였고 과전류에 대해서는 Vdc(-)단에 shunt 저항을 달아 HVIC의 ITRIP를 사용하여 설계하였다.

3.2 실험 및 결과




그림 (3) 초기 충전시 Fault 발생 파형

여기서 Ch1 : Vcc 전압
 Ch2 : Shunt에 걸리는 전압
 Ch3 : Fault 출력값
 Ch4 : OC 감지 기준 전압 (0.5V)

삼상 구동용 HVIC를 사용하여 실험을 실시할 경우 단상 HVIC를 이용한 실험과는 달리 초기에 Fault 신호가 발생하여 PD의 구동을 가능하게 하지 못하는 현상이 발생한다. 그림 <3>은 초기 구동시 Fault 발생에 대한 파형이다. 그림과 같이 초기 구동시 삼상 HVIC의 전원이 12V 이하로 drop하는 증상을 보이며, 이때 Fault 신호가 발생함을 알 수 있다. 이러한 문제는 그림 <4>와 같이 초기 아랫상 파워소자의 On을 통해 Bootstrap Capacitor에 전류가 흘러 충전하는 경우, 15V의 전압은 diode, capacitor, 아랫상 파워소자, shunt 저항을 거쳐 전류가 흐르고 이때 저항은 오직 전류감지를 위해 놓여진 shunt 저항 (0.05Ω)만을 통해 전류가 제한됨으로 순간적으로 15V 전압이 떨어지게 되는 것이다. 이러한 문제 해결을 위해 그림 <4>에 나타낸 것과 동일하게 Bootstrap Diode 앞단에 충전시 전류의 흐름을 제한하는 전류 제한 저항을 달아 두어야만 한다. 또한 이 저항은 값이 너무 크면 충전 시간이 길어지게 되고, 또 너무 작으면 충전시 전압이 떨어지게 됨으로 실험을 통해 10Ω으로 결정하였다.





그림 <4> 저항 삽입으로 초기 Fault 발생 억제


Bootstrap 회로단에 전류 제한 저항을 삽입한 후 파워소자를 구동할 경우 PD가 off시에는 같은 Arm의 다른 FRD가 On되는데 이때 Shunt 저항에는 파워소자에 전류가 흐르는 pass와는 반대 방향의 전류가 흐름으로 인해 ITRIP Port에는 음(-)의 전압값이 입력된다. (그림 5의 B port)



<그림 5> 아랫상 FRD의 패턴 변경

이러한 음의 값으로 인해 HVIC가 오동작 할 수 있게 됨으로 본 논문은 아랫상에 연결되어 있는 FRD의 위치를 그림 <5>와 같이 B port가 아닌 A Port에 연결하여 SD port에는 양의 값만 입력 되도록 하였다. 이는 FRD가 도통하는 경우 Shunt 저항을 거치지 않고 곧바로 FRD로 흐를 수 있는 pass를 형성시켜 준 것이다. 이때 그림 <6>은 FRD의 Anode 위치를 A, B point에 대해 연결할 시 B point에 대한 전압파형이다. 위와 같은 과정을 통해 설계된 회로를 갖고 인버터 제품

에 대해 실시한 실험 결과는 그림 <7>과 같고, 기존의



B Point 연결시 A Point 연결시
 그림 <6> 아랫상 FRD Anode 연결에 따른 전압파형

Photo-Coupler(PC)를 사용한 회로에 대해 부품수의 감소(PC 6개 사용용 HVIC 1개 사용)로 회로의 Compact화를 가능케 할 것으로 예상되며, 또한 SMPS의 출력단에 대해 기존의 15V 4개 출력을 단일 출력으로 설계함으로 Cost down을 기대 할 수 있다.




그림 <7> U상의 전류 파형
 여기서 Ch 1 : Fault 출력값
 Ch 4 : U상 전류 파형

4. 결론

본 논문은 3상 구동 HVIC를 사용함에 있어서 아래와 같은 Point를 가지고 회로 설계를 하여 기존의 PC를 사용한 회로와 동일한 성능을 구현할 수 있었고, 또한 HVIC의 사용으로 인해 SMPS의 출력을 기존의 4개에서 1개로 줄이고, 또한 부품수의 감소로 인해 PCB의 Compact화를 가능케 할 수 있다.

- (1) Bootstrap 단에 전류 제한 저항(10Ω)을 삽입 하여 초기 Capacitor 충전시 Fault를 방지 하였고,
- (2) 아랫상의 FRD의 Anode단을 GND단과 연결하여 Shunt 저항에 음의 전압이 안걸리게 하였고,
- (3) Bootstrap Capacitor에 Ceramic Condensior를 연결하여 누설전류를 최소화 했으며,
- (4) Vdc(+), Vdc(-) pattern의 L을 줄이기 위해 Film Condensior의 부착이 필요 (104이상)
- (5) 또한 HVIC의 전원과 GND단에는 4.7uF이상의 Condensior를 삽입해야한다.

[참고 문헌]

- [1] Steve Clemente, Ajit Dubhashi, "HV Floating MOS-Gate Driver IC", IR Report, AN-978A
- [2] Jonathan Adams, "Bootstrap component selection for Control IC's", IR Report, DT 98-2