

High-frequency SAVEN 소자 설계 및 이를 이용한 500MHz Latched Comparator 설계

조정호, 구용서*, 임신일*, 안철

서강대학교 전자공학과, *서경대학교 전자공학과

Tel : 02-706-3401 / E-mail : s197211@ccs.sogang.ac.kr

The Design of the High-frequency SAVEN Device and the 500MHz Latched Comparator using this device

Jung-Ho Cho, Yong-Seo Koo*, Sin-Il Lim*, Chul An

Dept of Electronic Eng. Sogang Univ, *Dept. of Electronic Eng. Seokyeong Univ

Tel : 02-940-7163 / E-mail : s197211@ccs.sogang.ac.kr

Abstract

High-speed device is essential to optoelectric IC for optical storage system such as CD-ROM, DVD, and to ADC for high-speed communication system. This paper represents the BiCMOS process which contains high-speed SAVEN bipolar transistor and analyzes the frequency and switching characteristics of it briefly. Finally, to prove that the SAVEN device is adequate for high-speed system, latched comparator operating at 500MHz is designed with the SPICE parameter extracted from BiCMOS device simulation.

1. 서론

CD-ROM, digital versatile disk(DVD) 같은 consumer application의 다양화에 따른 optical storage system에 대한 요구의 증가, 그리고 mobile communication system에 대한 시장이 커짐에 따른 고속의 circuit에 대한 수요는 또한 고속의 소자에 대한 필요성을 더욱 증가시키게 되었다.


따라서 본 연구에서는 새로운 구조인 SAVEN(Self-Aligned VErtical Nitride) 바이폴라 소자를 창안하여 고성능 BiCMOS 구조를 설계한 후 공정(ATHENA 이용) 및 소자 simulation(ATLAS 이용)을 수행하여, LDD nMOS, LDD pMOS, 그리고 SAVEN

Bipolar transistor 각각의 SPICE parameter를 추출하고 Bipolar 소자의 주파수 특성을 분석하였다. 그리고 추출된 SPICE parameter를 사용하여 이 소자들의 간단한 응용예로, 500MHz에서 동작하는 Comparator를 simulation을 통해 설계, 분석하였다.


2. 고안된 소자구조 및 공정

여기서 제안하고자 하는 SAVEN Bipolar transistor의 최대 차단주파수는 약 20GHz 이상, 그리고 전류 이득은 약 100정도의 소자 spec.을 갖도록 설계하였다.

Bipolar 트랜지스터가 고속의 주파수 특성을 갖기 위해서는, 활성 영역에서의 각종 소자 변수의 최적화와 함께 비활성 영역에서의 각종 기생저항과 접합용량의 최소화가 필수적으로 수반되어야 한다. 활성 영역에서의 소자 변수 최적화는 얇은 에미터 및 베이스 접합 형성 공정에 의해 베이스 내에 축적되는 소수 반송자의 양을 줄임으로써 실현된다[1]. 그리고 여기서 제안된 측면 질화막 두께로 베이스폭을 정의하는 Self-Aligned VErtical Nitride 구조를 이용하여 비활성 영역에서의 기생 저항과 기생 접합용량을 최소화할 수 있다. Trench 공정을 사용하여 콜렉터-기판 사이의 접합 용량을 줄이고자 하였으며, 측벽 산화막을 사용하여 에미터 영역과 비활성 베이스 영역 사이에 n+p+ 접합이 형성되는 것을 막아 tunneling 현상으로 인한 베이스 전류 증가를 방지하였다[4].



[그림 1 .BiCMOS 단면도]



[표 1 . 공정 설계 흐름도]

3. 공정 sim. 및 SPICE para. 추출

가. LDD nMOS 트랜지스터

n-epi 내에 p-well을 형성시킨 후, $0.8\mu\text{m}$ 의 nMOS를 short-channel effect를 줄이기 위해 LDD 형태로 공정하였다.

$$VTO=0.7926V \quad TOX=346.7e-8\text{cm} \quad XJ=0.28e-4\text{cm}$$

$$\begin{aligned} LD &= 4e-8\text{cm} & \text{LAMBDA} &= 5.8616e-2\text{V}^{-1} & \text{THETA} &= 0.094\text{V}^{-1} \\ \text{GAMMA} &= 0.55\text{V}^{1/2} & \text{RSH} &= 15.4\Omega/\text{square} & \text{UO} &= 641.6\text{cm}/\text{V} \cdot \text{s} \\ \text{CJ} &= 3.23e-8 \text{ F/cm}^2 & \text{CGSO} &= 1.625e-10 \text{ F/cm}^2 & \text{NSUB} &= 2e15\text{cm}^{-3} \\ \text{CGDO} &= 1.625e-10 \text{ F/cm}^2 & \text{CGBO} &= 3.059e-10 \text{ F/cm}^2 \\ \text{IS} &= 1.44e-6 \text{ A/cm}^2 \end{aligned}$$


나. LDD pMOS 트랜지스터

n-epi내에 LDD 형태로 $0.8\mu\text{m}$ channel 길이를 갖는 pMOS를 공정하였다.

$$\begin{aligned} VTO &= -0.8017V & \text{TOX} &= 341.9e-8\text{cm} & XJ &= 0.27e-4\text{cm} \\ \text{LD} &= 5e-8\text{cm} & \text{LAMBDA} &= 8.2e-2\text{V}^{-1} & \text{THETA} &= 0.082\text{V}^{-1} \\ \text{GAMMA} &= 0.71\text{V}^{1/2} & \text{RSH} &= 21.8\Omega/\text{square} & \text{UO} &= 155.6\text{cm}/\text{V} \cdot \text{s} \\ \text{CJ} &= 3.31e-8 \text{ F/cm}^2 & \text{CGSO} &= 1.448e-10 \text{ F/cm}^2 & \text{NSUB} &= 12e15\text{cm}^{-3} \\ \text{CGDO} &= 1.448e-10 \text{ F/cm}^2 & \text{CGBO} &= 3.032e-10 \text{ F/cm}^2 \\ \text{IS} &= 1.04e-6 \text{ A/cm}^2 \end{aligned}$$

다. SAVEN Bipolar 트랜지스터

두께가 $1\mu\text{m}$ 인 epi층 내에 에미터 도핑이 $6.3 \times 10^{20}\text{cm}^{-3}$, 베이스 도핑이 $4 \times 10^{17}\text{cm}^{-3}$ 인 Self-Aligned VEtrical Nitride Bipolar 트랜지스터를 공정하였다.



[그림 2 . Simulation된 Bipolar 단면도]

$$\begin{aligned} \text{BF} &= 96.29 & \text{NF} &= 1 & \text{IS} &= 5.1504e-10 \text{ A/cm}^2 & \text{NE} &= 1.8466 \\ \text{ISE} &= 1.2456e-8 \text{ A/cm}^2 & \text{CJE} &= 3.337e-7 \text{ F/cm}^2 & \text{VJE} &= 3.35V \\ \text{MJE} &= 0.333 & \text{RB} &= 2.3k\Omega/\text{square} & \text{RBM} &= 577.6\Omega/\text{square} \\ \text{IRB} &= 1.89e+4 \text{ A/cm}^2 & \text{TF} &= 6.35e-12 \text{ sec} & \text{CJC} &= 6.26e-8 \text{ F/cm}^2 \\ \text{VJC} &= 0.921V & \text{MJC} &= 0.35 & \text{IKF} &= 6.22e+4 \text{ A/cm}^2 \\ \text{IKR} &= 1.68e+4 \text{ A/cm}^2 & \text{NR} &= 1.0047 & \text{ISC} &= 1.18e-9 \text{ A/cm}^2 \\ \text{BR} &= 164.57 & \text{NC} &= 1.728 & \text{TR} &= 2.445e-11 \text{ sec} \end{aligned}$$


4. SAVEN 소자의 주파수 특성

가. 주파수 특성

Simulation으로부터 I_c vs. f_T plot을 그려보면, I_c 가 증가함에 따라 f_T 가 증가하며 $I_c=0.0002226 \text{ A}/\mu\text{m}$ 에서 최대치인 $f_{T,\max}=21.17\text{GHz}$ 의 차단 주파수를 나타내고

이보다 I_C 가 커지면 f_T 는 감소한다.

회로 설계 및 분석에 이용하기 위해, 추출된 SPICE parameter를 high-frequency hybrid- π model에 대입해 분석해 보면 다음과 같다[6].



[그림 3 . High-frequency hybrid- π model]

$$g_m = \frac{I_C}{V_T}$$

$$C_\pi = g_m \tau_F + \frac{C_{jEO}}{\left(1 - \frac{V_{BE}}{\phi_E}\right)^{m_E}}$$


$$C_\mu \simeq \frac{C_{jCO}}{\left(1 - \frac{V_{BC}}{\phi_C}\right)^{m_C}}$$

여기서 kirk effect에 의한 τ_F 의 증가는 다음과 같은 modeling식을 사용하였다[6].

$$\tau_F(I_C) = \tau_{FL}(0) \left[1 + \frac{1}{4} \left(\frac{L_E}{W} \right)^2 \left(\frac{I_C}{I_{CO}} - 1 \right)^2 \right]$$

$$\tau_{FL}(0) = 6.35e-12 \text{ sec}$$

$$I_{CO} = 0.0004634 \text{ A}/\mu\text{m}$$



[그림 4 . I_C 변화에 따른 f_T 변화]


$$f_T = \frac{g_m}{2\pi(C_\pi + C_\mu)}$$

계산식으로부터 구한 I_C vs. f_T plot에서는 최대 차단주파수 $f_{T,max}=23.58\text{GHz}$ 의 가지며, simulation으로부터 구

한 plot과 비슷한 형태를 보여주므로, 추출된 SPICE parameter값과 hybrid- π model을 회로 분석에 사용하였다.

나. 스위칭 특성($I_C : 0\text{A} \rightarrow 5\text{mA} \rightarrow 0\text{A}$)

$t_r \simeq 0.6 \text{ ns}$, $t_f \simeq 0.2 \text{ ns}$, $t_d \simeq 0.16 \text{ ns}$ 정도의 스위칭 특성을 얻을 수 있었으며, conventional Bipolar 트랜지스터에서 storage time이 dominant한 parameter인데 반해[4], X_B 가 작은 SAVEN Bipolar 트랜지스터에서는 t_s 가 매우 작은 스위칭 특성을 얻을 수 있었다.



[그림 5 . current waveform]


5. Latched Comparator 설계 및 분석

Bipolar 소자는 MOS 소자에 비해 작은 device mismatch와 큰 transconductance 값을 가지므로, 고속의 Comparator 설계에 적합하다[2].


여기서 설계하고자 하는 Comparator는 $0.8\mu\text{m}$ BiCMOS 공정을 이용하여, 500MHz의 sampling frequency에서 current에 의해 switching되는 current-switching latched Comparator이다.

CK가 high이면 Q_5 가 on되어 Q_1 , Q_2 의 differential pair는 input을 track하여 preamplifying 동작을 수행하게 되며, CK가 low가 되면 Q_3 , Q_4 는 positive feedback loop에 의해 V_{o1} 과 V_{o2} 의 차이를 latching하는 동작을 수행하게 된다[2]. 그리고, pMOS 저항($1/g_{m,pmos}$) 설계시, acquisition phase($CK=1$)에서는 저항값이 클수록 gain이 좋아지는 반면, regeneration phase($CK=0$)에서는 저항값이 작을수록 RC time constant가 작아서 빠르게 regenerate되는 서로 상반되는 특징을 갖고 있다. 따라서 500MHz의 sampling frequency를 얻기 위해서는 두 phase간의 상반되는 조건을 적절히 만족시키는 device geometry값을 찾아야 한다. 그리고, recovery time이 너무 길어지는 것을 방지하고, gain을 크게하기

위해 Q_1, Q_2 의 emitter area는 충분히 크게하여 $0.8\mu\text{m} \times 30\mu\text{m}$ 정도로 설계하였으며, regeneration time이 recovery time보다 수십 배 이상 작은 것을 고려해 Q_3, Q_4 의 emitter area는 Q_1, Q_2 보다 작은 $0.8\mu\text{m} \times 10\mu\text{m}$ 되도록 설계하였다.



[그림 6 . Latched Comparator 회로도]



[그림 7 .Comparator output waveform]
(맨위 panel부터 차례대로 CK, input, output waveform)

Single supply voltage는 3.3V를 사용하였으며, tail current는 5mA를 사용하였다. (output range : 1.2V)

다음은 high-frequency hybrid- π model로부터 구한 recovery time과 regeneration time이다.

$$t_{rec} = \frac{C_{T_{acq}}}{g_{m,pmos}} \ln \left[1 + \frac{1}{\tanh(V_{I,n}/2V_{th})} \right]$$

$$\tau_{reg} = \frac{C_{T_{reg}}}{g_m} \left(\frac{g_m/g_{m,pmos}}{g_m/g_{m,pmos} - 1} \right)$$

$$V_{I,n} = V_1 - V_2$$

$$V_{Out} = V_{o1} - V_{o2} \approx A_v V_{I,n}(t_1) \exp \left(\frac{t - t_1}{\tau_{reg}} \right)$$

(g_m : Q3, Q4의 transconductance)

($g_{m,pmos}$: pMOS의 transconductance)

Trench 공정으로 collector-substrate 접합 용량이 작다고 가정하면[3],

$$C_{T_{acq}} \approx C_L + 4C_{\mu L} + C_{\mu A}$$

$$C_{T_{reg}} \approx C_\pi + C_L + 4C_{\mu L}$$

(C_L : load capacitance)

($C_{\mu A}$: Q3, Q4의 base-collector 접합 용량)

($C_{\mu L}$: Q1, Q2의 base-collector 접합 용량)

6. 결론

본 논문에서는 optical storage system, 또는 mobile communication system에 필수적인 고속 Bipolar 소자를 Self-Aligned VErtical Nitride 구조로 구현하여 비활성 영역의 기생접합용량과 기생저항을 줄였으며, X_E (Emitter width)= $0.128\mu\text{m}$, X_B (Base width)= $0.146\mu\text{m}$ 의 얕은 접합 깊이를 형성시켜 $f_{T,max}=21.17\text{GHz}$ 의 cutoff frequency 및 storage time이 매우 작은 switching 특성을 얻을 수 있었다. 그리고 BiCMOS 공정을 통해 LDD nMOS와 LDD pMOS도 함께 공정하여 SPICE parameter를 추출하였다. 이 값들을 사용하여 간단한 형태의 Current-switching latched Comparator를 설계하였으며 500MHz의 sampling frequency에서 동작하는 것을 확인할 수 있었다. 따라서 high-frequency를 갖는 SAVEN 소자가 고속의 system에 적합한 Bipolar 소자로서 사용될 수 있을 것으로 생각된다.

참고문헌

- [1] 구용서, 강문상, 안철 “RTA 공정 및 Trench 격리기술을 사용한 PSA 바이폴라 소자의 특성 연구,” 전자공학회 논문지, pp 743-751, 1991
- [2] Peter J.Lim, and Bruce A.Wooley, “An 8-bit 200MHz BiCMOS Comparator,” IEEE journal of solid-state circuits, vol. 25, pp 192-199, Feb. 1990
- [3] A.Boni, and C.Morandi, “High-speed, Low-power BiCMOS Comparator Using a pMOS Variable Load,” IEEE journal of solid-state circuits, vol. 33, pp143-146, Jan. 1998
- [4] Edward S. Yang, “Microelectronic Devices.” McGraw-Hill Inc, 1988
- [5] Sedra, and Smith, “Microelectronic Circuits,” Oxford University Press, 1991
- [6] Ilan E.Getreu, “Modeling the Bipolar Transistor,” Elsevier Scientific Publishing Company, 1976