

## 고속 VLSI 회로에서 전송선의 지연시간 모델

윤성태, 어영선

한양대학교 전자공학과

Tel. : 0345-400-5295 / Fax. : 0345-406-2974

### The Propagation Delay Model of the Interconnects in the High-Speed VLSI circuit

Seongtae Yoon and Yungseon Eo

Dept. of Electronic Engineering, Hanyang University

E-mail : yst@iel.hanyang.ac.kr, eo@iel.hanyang.ac.kr

#### Abstract

The transmission line effects of IC interconnects have a substantial effect on a high-speed VLSI circuit performance. The effective transmission line parameters are changed with the increase of the operation frequency because of the skin effect, proximity effect, and silicon substrate. A new signal delay estimation methodology based on the RLC-distributed circuit model is presented [2]. The methodology is demonstrated by using SPICE simulation and a high-frequency experiment technique.

#### 1. 서론

칩의 동작 주파수가 지속적으로 증가함에 따라 수 백 MHz 또는 그 이상의 클럭 주파수를 갖는 고성능의 VLSI 회로에서는 클럭 스케우(clock skew)의 허용범위가 수십 ps 정도이므로 전송선에서의 신호지연에 대한 보다 정확한 예측이 필요하다. 특히 오늘날에는 신호의 상승시간이 라인의 전파시간과 필적할 정도로 짧아졌기 때문에 전송선 효과는 회로의 성능을 좌우하는 매우 중요한 요소가 되었다. 따라서 그림 1에서와 같이 이상적인 그라운드를 가정한 RLC 분포 회로는 실리콘 기판의 영향을 고려하지 않을 뿐만 아니라 주파수에 따른 근접효과나 표피효과를 고려하지 않으므로

로 신호의 무결성 검증에는 많은 전자기적 문제를 유발한다. 따라서 이러한 문제점을 해결하기 위해 다양한 연구가 수행되었다[1][2]. 그러나 기존의 연구들은 실리콘 기판의 영향과 주파수에 따른 파라미터의 변화를 동시에 고려하지 않았기 때문에 복잡한 고성능의 VLSI 회로의 물리적 현상을 반영할 수 없어 현재의 고집적 회로의 설계에는 적용하기 어렵다.

본 논문에서는 신호의 전파지연을 정확하게 예측할 수 있는 전송선 회로 모델을 제시하며, 이를 이용하여 전송선에서의 지연 시간을 구한다. 즉 실리콘 기판과 이웃하는 그라운드 라인들을 전류의 리턴 패스로 고려하여 추출한 파라미터들을 주파수에 따라 변환하고, 이것을 일반적인 전송선 모델인 RLC 분포 정수 회로 모델에 적용하여 전파지연 시간을 구한다. 또한  $0.35\mu m$  CMOS 공정을 사용하여 그림 2와 같은 패턴을 제작하고, 그 패턴의 측정치와 비교함으로써 제시한 지연시간의 타당성을 검증한다.

#### 2. 전송선 회로 모델

전송선의 파라미터는 본질적으로 주파수의 함수이다. 즉 실제 전송선의 파라미터는 표피효과(skin effect)와 근접효과(proximity effect)로 인해 주파수가 증가함에 따라 값이 변한다. 따라서 전송선의 실질적인

물리적 현상을 정확히 모델하기 위해서는 표피효과와 근접효과를 고려해야 한다. 또한 그라운드로 흐르는 전류의 리턴 패스를 고려한 회로 모델을 세워야 한다. 그런데 그림 2 와 같은 구조에서 그라운드는 실리콘 기판과 신호 라인에 이웃하는 라인들이 된다. 그리고 실리콘 기판은 도팽 농도에 의해 저항이 결정되는 일정한 도전율(conductivity)를 갖는 금속 평판으로 취급하며[3]. 그 기판의 두께는 신호선과 이웃하는 두 라인 사이의 거리로 결정 한다[4]. 그림 2에서 기판과 두 개의 그라운드 라인을 통해 흐르는 리턴 전류는 다음과 같은 식을 만족한다.

$$|I_f| = |I_{r1} + I_{r2} + I_{r3}| \quad (1)$$

여기서  $I_f$ ,  $I_{r1}$ ,  $I_{r2}$ ,  $I_{r3}$ 는 각각 신호라인, 코플레너(co-planar)인 그라운드 라인들, 그리고 실리콘 기판을 통해 흐르는 전류이다. 이처럼 시스템 내에 여러 개의 그라운드가 존재하는 경우 각 그라운드에 흐르는 전류는 임피던스에 반비례하여 흐른다. 임피던스는 저항과 리액턴스(reactance)의 합이므로 리턴 패스를 통해 흐르는 전류의 양은 저주파에서는 주로 저항의 영향을 크게 받으며 고주파에서는 인덕티브 리액턴스에 의해 주된 영향을 받게 된다. 따라서 리턴 패스를 갖는 전송선의 근접효과를 고려한 회로 모델은 그림 3 과 같다. 그림 3에서 보듯이 모든 그라운드 패스는 이상적인 그라운드가 아니라 집중정수(lumped) 파라미터로 표시된다. 그리고 표피효과를 고려하기 위해 그림 3의 회로 모델을 그림 4 와 같이 나타낼 수 있으며 모델에 적용된 각각의 파라미터는 다음과 같다[5].

$$R_o = \frac{R_{dc} L_{dc}}{L_{hf}} \quad (2)$$

$$R_i = \frac{R_{dc} L_{dc}}{L_{dc} - L_{hf}} \quad (3)$$

$$L_o = L_{hf} \quad (4)$$

$$L_i = \frac{L_{dc}^2}{L_{dc} - L_{hf}} \quad (5)$$

여기서,  $R_{dc}$ ,  $L_{dc}$ ,  $L_{hf}$ 는 각각 저주파대역에서의 저항, 저주파 대역에서의 인덕턴스, 그리고 고주파대역에서의 인덕턴스로서 그림 3로부터 구해지며 다음과 같다.

$$R_{dc} = R_{line} + R_{GND} = R_{line} + \frac{R_{ground} R_{silicon}}{R_{ground} + 2 R_{silicon}} \quad (6)$$

$$\begin{aligned} L_{dc} &= \sum_{i=0}^3 \alpha_i \sum_{j=0}^3 \alpha_j L_{ij} \\ &= L_{line} + 2 \left( \frac{R_{GND}}{R_{ground}} \right)^2 L_{ground} + \left( \frac{R_{GND}}{R_{silicon}} \right)^2 L_{silicon} \end{aligned} \quad (7)$$

$$L_{hf} = L_{line} + (L_{silicon} // L_{ground} // L_{ground}) = L_{line} + \frac{L_{silicon} L_{ground}}{L_{ground} + 2 L_{silicon}} \quad (8)$$

여기서,  $\alpha_0 = 1$ ,  $\alpha_i = -\frac{R_{GND}}{R_{gi}}$ ,  $R_{GND} \equiv R_{g1} // R_{g2} // R_{g3}$ 로서  $R_{gi}$ 는 i 번째의 그라운드 저항을 의미한다. 또한 표피효과와 근접효과를 동시에 고려한 파라미터를 갖으며 이상적인 회로 모델과 동일한 모양을 갖는 회로 모델은 그림 4로부터 간단한 대수적인 연산을 통해 구할 수 있으며 그림 5에서 나타내었다. 그리고 그림 5의 회로 모델에 사용되는 파라미터는 각각 다음과 같다.

$$R(\omega) = \frac{R_o R_i (R_o + R_i) + \omega^2 R_o L_i^2}{(R_o + R_i)^2 + \omega^2 L_i^2} \quad (9)$$

$$L(\omega) = L_o + \frac{L_o R_i^2}{(R_o + R_i)^2 + \omega^2 L_i^2} \quad (10)$$

식(9)와 (10)에서 보듯이 모델에 적용된 파라미터는 실리콘 기판의 영향을 고려하였으며 주파수에 따른 표피효과와 근접효과를 반영하였으므로 전송선의 전자기적 현상을 정확히 반영할 수 있다. 따라서 그림 5의 회로 모델을 사용함으로써 보다 정확한 전송선의 전파지연을 예측할 수 있다.

### 3. 전파지연 시간 모델

#### (1) 전파지연 시간 계산

신호의 입력과 출력의 관계식은 다음과 같다.

$$V_o(s) = I_m(s) H(s) \quad (11)$$

여기서,  $V_o(s)$ ,  $V_i(s)$ ,  $H(s)$ 는 각각 출력전압, 입력전압, 그리고 시스템 함수를 나타낸다. 이 시스템 함수를 두 개의  $\frac{1}{s}$ (pole)을 가지는 시스템이라고 가정한다면,

$$H(s) \approx \frac{1}{1 + b_1 s + b_2 s^2} \quad (12)$$

이 된다. 여기서  $b_1$ 과  $b_2$ 는 다음과 같다.

$$b_1 = R_s(C_{line} + C_L) + \left( \frac{C_{line}}{2} + C_L \right) \left[ \frac{R_o R_t (R_o + R_t) + \omega^2 R_o L_t^2}{(R_o + R_t)^2 + \omega^2 L_t^2} \right] \quad (13)$$

$$b_2 = \frac{R_s C_{line}}{2} \left( \frac{C_{line}}{3} + C_L \right) \left[ \frac{R_o R_t (R_o + R_t) + \omega^2 R_o L_t^2}{(R_o + R_t)^2 + \omega^2 L_t^2} \right]^2 \\ + \frac{C_{line}}{6} \left( \frac{C_{line}}{4} + C_L \right) \left[ \frac{R_o R_t (R_o + R_t) + \omega^2 R_o L_t^2}{(R_o + R_t)^2 + \omega^2 L_t^2} \right] \\ + L_s(C_{line} + C_L) + \left( \frac{C_{line}}{2} + C_L \right) \left[ L_s + \frac{L_t R_o^2}{(R_o + R_t)^2 + \omega^2 L_t^2} \right]. \quad (14)$$

여기서  $R_s$ ,  $L_s$ ,  $C_{line}$ ,  $C_L$ 은 각각 전원 저항, 전원 인덕턴스, 신호선의 커패시턴스, 그리고 부하단의 커패시턴스이다. 전송선의 시간응답은 식(12)을 식(11)에 넣고 라플라스 역변환을 통해 구한 식을 통해 구할 수 있으며 식(12)의 폴과 관계된다[2]. 식(12)에서 폴은 2차 방정식의 형태로 나타나는 분모의 근이다. 2차 방정식은 조건에 따라 서로 다른 두 실근, 중근, 그리고 허근을 갖으므로 이를 고려하여 지연시간을 구하면 다음과 같이 나타낼 수 있다[2].

$$T_{delay} = \begin{cases} K_r \frac{2b_2}{b_1 - \sqrt{b_1^2 - 4b_2}} & \text{for } b_1^2 - 4b_2 > 0 \\ K_r \frac{2b_2}{\sqrt{4b_2 - b_1^2}} & \text{for } b_1^2 - 4b_2 < 0 \\ K_d \frac{b_1}{2} & \text{for } b_1^2 - 4b_2 = 0 \end{cases} \quad (15)$$

여기서  $K_r$ 과  $K_d$ 는 회로의 시뮬레이션 결과와의 비교를 통해 구할 수 있는 비례계수이다. 단  $K_d$ 의 경우는 일정한 값을 갖으며 약 3.9이다.

## (2) 주파수에 따른 계수의 결정

식(13)과 (14)에서 보듯이  $b_1$ 과  $b_2$ 의 값은

주파수의 함수이다. 상승시간을 갖는 입력 신호를 푸리에 변환하여 주파수 대역에서 보면 주파수 대역 전체에 걸쳐있다는 것도 있을 수 있다. 따라서 각각의 주파수에 따라  $b_1$ 과  $b_2$ 는 다른 값을 갖으며, 또한 시스템 함수도 변하게 되어 결과적으로 주파수에 따라 각각 다른 전파 지연 시간을 갖게 된다. 전송선에서의 전파지연시간을 구한다는 것은 가장 심각한 경우, 즉 가장 지연 시간이 긴 경우에 대한 값을 구한다는 것이다. 그런데 전파지연은 주로 저주파 영역과 관계되므로 식 (13)과 (14)의  $\omega$ 에 '0'을 대입한 값을 식(15)에 대입하여 전파지연 시간을 구한다. 또 계수  $K_r$ ,  $K_d$ ,  $K_d$ 는  $b_1$ 과  $b_2$ 를 구하는데 사용된 주파수를 사용하여 구하는데  $K_r$ 는  $\left| 2 / \left( -b_2 + \sqrt{b_2^2 - 4b_1} \right) \right|$ 와 시뮬레이션의 결과로 구해지는 전파지연 시간과의 그래프를 통한 피팅으로 정해지는 직선의 기울기가 되고, 마찬가지로  $K_d$ 는  $2b_2 / \sqrt{4b_2 - b_1^2}$ 와 시뮬레이션 결과의 피팅으로 구한다[2].

## (3). 검증

본 논문에서 사용한 패턴은 전부  $b_1^2 - 4b_2 > 0$ 를 만족시키는 전송선이다. 따라서 신호선의 폭에 따라 각각의  $K_r$ 을 범용 시뮬레이터인 HSPICE를 통해 구한 후 전파지연 시간을 계산하였다. 본 논문에서 제안한 모델의 결과와 패턴에 대한 측정치, 그리고 이상적인 전송선 모델[2]을 통해 계산한 지연 시간을 그림 6에서 비교하였다. 그림 6에서 보듯이 본 논문에서 제안한 모델에 의한 결과가 측정치와 잘 일치함을 알 수 있다.

## 5. 결론

실리콘 기판의 효과를 무시해서 이상적인 그라운드로 취급하면 실제적으로 전송선의 전파지연 시간을 정확히 구현할 수 없다. 따라서 본 논문에서는 실리콘 기판을 임피던스를 갖는 리턴 패스로 취급하였다. 또한 주파수의 증가에 따른 표피 효과와 균접 효

과를 고려한 파라미터를 일반적인 RLC 분포 정수 회로에 적용하여 보다 정확한 전파지연 시간을 나타낼 수 있는 전송선 회로 모델을 제시하였다. 그리하여 본 논문에서는  $0.35\mu\text{m}$  CMOS 공정에서 사용되는 패턴의 측정치와 비교함으로써 좀 더 정확한 전파지연 시간을 예측할 수 있다는 타당성을 보였다.

## 8. 참고문헌

- [1] T. Sakurai, "Closed-form expression for interconnect delay, coupling, and crosstalk in VLSI's," IEEE Trans. Electron Devices, vol.40, no.1, pp.118-124, Jan. 1993.
- [2] A. B. Kahng and S. Muddu, "An analytical delay model for RLC interconnects," IEEE Trans. CADICS., vol.16, no.12, pp.1507-1514, Dec. 1997.
- [3] J. -K. Wee, et al., "Modeling the substrate effect in interconnect line characteristics of high-speed VLSI circuits," IEEE Trans. Microwave Theory & Tech., vol.46, no.10, pp.1436-1443, Oct. 1998.
- [4] T. Shibata and E. Sano, "Characterization of MIS structure coplanar transmission lines for investigation of signal propagation for investigation of signal propagation in integrated circuits," IEEE Trans. Microwave Theory & Tech., vol.38, no.7, pp.881-890, July 1990.
- [5] B. Krauter, et al., "Including inductive effects in interconnect timing analysis," Proc. 35th ACM/IEEE Design Automation Conf., pp.445-452, 1998.




그림 1. 이상적인 전송선 모델.




그림 2. Co-planar 와 micro-strip 을 결합한 테스트 패턴.




그림 3. 균질효과를 고려한 전송선 모델.




그림 4. 표피효과를 고려한 전송선 모델.




그림 5. 주파수 의존형 파라미터를 사용하는 전송선 모델.




그림 6. 신호선의 폭(width)에 따른 전파지연 시간.