

대수 루프를 이용한 용량형 센서의 입출력 선형화 기법 연구

성상경
이장규Input Output Linearization Technique Analysis
for Capacitive Sensor using Algebraic LoopSung Sangkyung
Lee Jang Gyu

Abstract - 계측 시스템이나 시스템 식별을 수행할 때 정확히 모델링 되는 플랜트를 가정할 경우, 입출력 신호 간 혹은 상태 변수들 사이의 비선형 함수 관계를 유도해 볼 수 있다. 그런데 특히 비선형 함수가 매우 복잡하여 해를 닫힌 형태로 구할 수 없을 경우, 고려하는 변수들 양자간의 수학적 모델링을 기반으로 루프내 변수가 방정식의 해로 수렴하는 대수 루프를 구성할 수 있다. 이는 모델을 정확히 아는 시스템에 대하여 출력으로부터 입력을 추정하는 역시스템(inverse system)을 구성하는 것과 유사하다. 이러한 개념을 응용한 간단한 예로 용량형 센서의 입출력 비선형성을 제거해주는 역시스템을 대수 루프를 통하여 구현하였다. 또한 구현한 루프가 항상 유일한 해로 수렴할 수 있도록 하는 조건을 구하였다. 해석된 결과를 바탕으로 구현된 루프가 컴퓨터 시뮬레이션 및 아날로그 회로 실험에서도 잘 동작함을 검증하였다. 시뮬레이션 결과로 보인 잡음에 대한 강인성과 실제 회로 실험 결과는 대수 루프의 구현이 실제 용량형 센서 등에 용이하게 적용될 수 있음을 보여준다.

1. 서 론

근래 가속도계나 자이로 등 관성 센서를 미소 가공(micromachining) 공정으로 개발하는 연구가 활발하다. 특히 이러한 MEMS 센서들에서 많은 경우 변위에 의해 유도되는 정전 용량형(Capacitive type) 검출 방법을 채택하고 있다. 이는 정전 용량형 센서가 기존의 압전형이나 압저항형에 비해 온도에 대한 특성, 민감도(sensitivity), 동적 범위(dynamic range) 등 여러면에서 장점을 갖기 때문이다. 그런데 정전 용량형 검출 방법에서 특별히 검출 변위가 용량 결정 함수의 분모항에 들어가는 경우, 이런바 입출력 간에 비선형적인 관계가 성립하는 단점이 존재한다. 즉, 정전 용량의 변화량이 외부 요인에 의해서 발생하는 센서 변위의 역수에 비례하게 된다. 따라서 최종적으로 입력 물리량과 출력 전기 신호간에 비선형성이 존재한다. 센서의 입장에서 볼 때 이러한 비선형성은 성능 저하를 가져오는 요소이므로 비선형성에 대한 보상이나 제거가 필요하다.

본 논문은 MEMS 용량형 센서에서 다수 발생하며 그 외 여러 계측 시스템에서 발생할 수 있는, 정확히 모델링 되는 입출력 비선형 시스템에 대하여 대수 루프를 이용한 선형화 기법에 대한 내용을 싣는다. 특히 이러한 선형화 기법은 루프 구현이 쉬운 디지털 컴퓨터상에서 뿐만 아니라 간단한 아날로그 회로로 구현 가능함을 보여 시스템에 프로세서 장착이 불가능한 분야까지 적용 가능성을 넓힐 수 있음을 보인다. 또한 대수 루프의 구현 가능성에 대한 수학적 해석과 시뮬레이션 결과 및 아날로그 회로로 구현된 루프 실험 결과를 싣는다.

2. 본 론

2.1 시스템 정의

용량형 관성 센서의 변위 검출시 전하 적분방식의 검출

회로를 이용할 때, 가속도 인가에 의한 변위 대 차동 출력 전위는 아래와 같은 관계를 만족한다고 하자.

$$V_o = \frac{V_s}{C_f} \cdot [C_u - C_d] = 2 \frac{C_0}{C_f} \cdot \frac{\frac{x}{d}}{1 - (\frac{x}{d})^2} V_s \quad (1)$$

여기서 C_0 은 변위가 0일때의 용량크기, C_f 는 검출회로의 케이스용량, d 는 용량의 초기 간극, V_s 는 핀오프 전위이다. 식 (1)의 변위 대 출력전위 관계식으로부터 큰 변위가 입력될 때 출력 전위의 비선형성이 커지며 따라서 센서 설계시 대개 x 가 d 의 10% 이상되는 영역에 들어가지 못하도록 설계된다. 위와 같은 예뿐만 아니라 다음과 같이 일반적인 정함수 형태로 표현되는 입출력 관계에도 대수 루프를 이용한 선형화 기법이 이용될 수 있다.

$$\begin{aligned} y &= \sum_{i=0}^N a_i x^i \Rightarrow x = \frac{1}{a_1} [y_{bias} - \sum_{i=2}^N a_i x^i] \\ &\Rightarrow x_{k+1} = \frac{1}{a_1} [y_k - \sum_{i=2}^N a_i x_k^i] \end{aligned} \quad (2)$$

식 (2)의 관계식은 플랜트 출력 y 를 입력신호로 하고 고정된 계수의 대수 루프를 이용하여 원하는 변수 x 값을 구하는 과정을 보여준다. 한편 이러한 대수 루프를 구현할 때 반복적 연산 과정으로 해가 수렴할 범위를 해석적으로 구하고 이를 만족하는 범위를 루프 입력으로 설정해야 한다. 만약 루프의 해가 수렴하지 않는 영역이라면 루프내에 포화 함수를 삽입하여 발산을 막을 수 있다. 또한 디지털 프로세서나 아날로그 회로 구현 모두 출력(x)의 대역폭보다 매우 빠른 해의 수렴 조건을 만족해야 한다. 즉, 구성한 대수 루프의 해의 존재성과 유일성을 보여야 하며 실제 구현시 루프 구성 회로 소자의 응답속도를 고려하여 대역폭을 보장해야 한다.

2.2 대수 루프를 이용한 선형화

이제 식 (1)과 같은 비선형 입출력 관계를 만족하는 시스템에 대하여 고차항 소거법과 직접선형화법의 2가지 대수 루프를 이용한 선형화 기법을 적용하고 루프 해의 존재성과 유일성을 보장하는 수렴 조건을 설정하자. 먼저, 존재 범위가 제한되는 비선형 방정식의 해는 Lipschitz 조건을 만족하는지의 여부로써 설정된 범위에서의 존재성과 유일성을 증명할 수 있다. 즉, Lipschitz 조건은 비선형 함수의 노음 유계를 선형 형태화 함으로써 해의 존재성과 유일성에 대하여 강한 조건을 만들어 준다.[6] 이때, D'' 는 해가 존재하는 영역, α_r, β_r 는 양의 상수이다.

$$\begin{aligned} \|f(x_1, t) - f(x_2, t)\| &\leq \alpha_r \|x_1 - x_2\|, \quad \forall t \in [t_0, T], \forall x_1, x_2 \in D'', \\ \|f(x_o, t)\| &\leq \beta_r, \quad \forall t \in [t_0, T] \end{aligned}$$

2.2.1 고차항 소거법

고차항 소거법은 식 (1)에서 시스템 출력을 테일러 시리즈로 전개한 후 5차 이상의 고차항을 소거하여 입출력 관계식을 식(3)과 같이 근사화한 후 루프를 구성하는 방법이다.

$$V_o \approx 2 \frac{C_o}{C_f} \left[\frac{x}{d} + \left(\frac{x}{d} \right)^3 \right], V_i = \frac{k}{d} \left[\frac{x}{d} + \frac{1}{3} \left(\frac{x}{d} \right)^3 \right] \quad (3)$$

$$\Rightarrow \frac{x}{d} = \frac{d}{k} V_o - \frac{1}{3} \left(\frac{x}{d} \right)^3 \quad (4)$$

위 식에서 k 는 값이 $\frac{\varepsilon_o A}{C_f} \cdot 2V_i$ 인 상수이다. 식 (4)에서 루프 출력을 x/d 로 단위화 함으로써 루프의 성립 조건을 수학적으로 용이하게 해석할 수 있다. 따라서, 식(4)로부터 평형점의 Lipschitz 조건을 만족시키며 대수 루프의 해가 수렴할 충분 조건을 구하면 다음과 같다.

$$C1 |x| < d$$

$$C2 \left| \frac{d}{k} V_o - \frac{1}{3} \left(\frac{x}{d} \right)^3 \right| < 1 \Leftrightarrow \sqrt[3]{3 \left(\frac{d}{k} V_o - 1 \right)} < \frac{x}{d} < \sqrt[3]{3 \left(\frac{d}{k} V_o + 1 \right)}$$

$$C3 \left| \frac{d}{k} V_o \right| < 1 \Leftrightarrow \left| \frac{x}{d} \right| < \frac{\sqrt{1+4V_i^2}-1}{2V_i}$$

그러므로, 예를 들어 핵오프 전위 V_s 를 1(V)로 둘 경우, 위의 조건들로부터 루프가 허용하는 최대 변위량 (x)은 약 0.618d가 된다. 위와 같은 루프 성립 조건을 만족하는 경우 식 (4)로 표현되는 대수식을 푸는 루프는 아래와 같은 블록도와 같다.




그림 1. 고차항 제거법 대수 루프

2.2.2 직접 선형화법

직접 선형화법은 식 (1)에서 고차항 소거법과 달리 식을 근사화하지 않고 루프를 직접 구성하는 방법이다. 이를 위해서 식(1)의 분모항을 등호 좌우변에 곱하여 아래와 같이 단위화된 입출력 관계식을 유도한다.

$$\frac{x}{d} = \frac{dV_o C_f}{2V_i \varepsilon_o A} \left[1 - \frac{x^2}{d^2} \right] = \frac{V_o d}{k} \left[1 - \frac{x^2}{d^2} \right] \quad (5)$$

위 식에서 k 는 앞서와 같은 값의 상수이며 역시 출력 신호를 단위화 함으로써 루프의 성립 조건을 용이하게 해석할 수 있다. 직접 선형화법에 의한 대수 루프의 해가 수렴할 충분 조건을 구하면 아래 식과 같으며 정상상태에서 역시 앞서의 Lipschitz 조건을 만족시킨다.

$$C1 |x| < d$$

$$C2 \frac{d}{k} V_o = \frac{C_f}{2V_i \varepsilon_o A} dV_o < 1 \Leftrightarrow \left| \frac{x}{d} \right| < \frac{\sqrt{1+4V_i^2}-1}{2V_i}$$

위의 식은 고차항 소거법의 해 존재 충분 조건과 유사하며 역시 검출 핵오프 전위 V_s 를 1(V)로 둘 경우, 위의 조건에서 구해지는 최대 변위량(x)은 0.618d이다. 한편, 위와 같은 루프 성립 조건을 만족하는 경우, 앞서와 유사하게 식(5)로 표현되는 대수식을 푸는 루프는 아래와 같은 블록도로 표현된다.




그림 2. 직접 선형화법 대수 루프

한편, 직접 선형화 기법은 실제 적용시, 센서의 초기 위치오차나 기생 용량 등에 의해 출력이 왜곡되는 경우도 단위화 변위량을 입력에 비례하도록 구할 수 있는 장점이 있다. 다음 식은 센서 초기 위치가 스프링의 비대칭성이나 질량 불균형으로 영에 존재하지 않을 때의 루프 전개식이며 이때, 출력은 단지 바이어스가 첨가된 형태임을 알 수 있다. 따라서 변위에 비례하는 출력 전압을 갖는 루프 특성을 보장한다.

$$V_{out} = \frac{V_o \varepsilon_o A}{C_f} \left[\frac{2(\Delta d \pm x)}{d^2 - (\Delta d \pm x)^2} \right] = k \left[\frac{\Delta d \pm x}{d^2 - (\Delta d \pm x)^2} \right]$$

$$\therefore V_{out} \cdot [1 - \left(\frac{\Delta d \pm x}{d} \right)^2] = \frac{k}{d} \cdot \frac{\Delta d \pm x}{d}$$

2.3 컴퓨터 시뮬레이션

앞서 전개한 방정식의 대수 루프는 컴퓨터 시뮬레이션으로 동작 특성을 쉽게 관측 가능하다. 특히 Simulink나 Simtool같은 GUI 프로그램으로 직관적인 루프 구현이 가능하다. 그림 3은 직접선형화법을 구현한 블록도이다. 블록도 내부에는 용량형 센서의 동적 방정식으로 표현되는 비선형 플랜트와 변위 신호를 측정하여 잡음이 발생하는 검출부가 루프 입력단으로 연결되어 있다. 이때, 비선형 플랜트는 용량형 관성 센서의 대표적 예로 가속도계를 모델로 하였다. 한편, 그림에는 잡음이 포함된 변위 신호로부터 입력 가속도 신호에 선형 비례하는 전압을 출력해주는 대수 루프가 구현되어 있음을 알 수 있다. 이러한 가속도계의 동적 특성과 검출 특성을 포함하는 시뮬레이션 결과가 그림 4에 나타나 있다.

그림 4는 비선형 플랜트인 가속도계의 입력신호와 검출 변위, 선형화 출력 및 필터 출력을 보여주고 있으며 입력 가속도 신호에 비례하는 전압을 출력 신호로 얻을 수 있음을 보여준다. 한편, 루프 작동이 측정 잡음에 무관함을 보일 수 있으므로 루프의 잡음에 대한 강인성을 예측할 수 있다.

2.4 아날로그 회로 실험 결과

비선형성 제거를 위해 구현된 루프는 해석적으로 명확하지만, 디지털 신호처리 과정을 필요로 하므로 실제 저자의 용량형 관성센서 등에서 적용하기에 제한이 있다. 그러나 시스템에 따라 설계된 대수 루프가 간단한 아날로그 회로로 구현 가능하다면 실제 시스템에 적용해 비선형성을 용이하게 제거할 수 있다.




그림3. 직접 선형화법의 디지털 회로 시뮬레이션 그림




그림4. 직접 선형화법 : 컴퓨터 시뮬레이션 결과

본 연구에서는 앞서 설계된 대수 루프 중 직접 선형화법의 회로를 아날로그 소자를 이용하여 구성하고 입력 신호에 의한 출력신호를 측정하였다. 또한 측정한 신호를 해석한 결과와 비교하여 구성한 아날로그 루프의 성능을 검증하고 실제 시스템에 적용 가능성을 보인다. 직접 선형화법의 루프는 이득(d/k)과 덧셈을 위해 두 개의 연산 증폭기가 필요하며 두 개의 아날로그 곱셈기가 필요하다. 연산 증폭기는 정밀급을 선택하여 어느정도 보장할 수 있으므로 아날로그 루프의 성능은 곱셈기의 성능에 의해 결정된다고 할 수 있다. 실제 실험시 사용한 곱셈기는 상용 아날로그 곱셈기인 AD 534이다.

구성한 아날로그 루프를 실험한 결과는 아래 그림에 나타나있다. 그림 5는 입출력 신호간의 관계를 도시한 것으로 입력을 0에서 100Hz까지의 여러 주파수에 대하여 0V에서 1.1V까지 인가한 후, 측정된 출력을 주파수축에 대한 평균으로 취한 결과이다. 결론적으로 100Hz 대역내의 주파수 신호에 대하여 루프의 성능은 동일하였으며 출력 신호의 크기만 해석값과 오차를 가졌다.




그림5. 직접 선형화법 : 아날로그회로 실험 결과




그림6. 직접 선형화법 : 실험 결과 오차 곡선

한편, 오차 특성을 해석하기 위해 이론값에 대한 편차를 구하면 그림 6과 같다. 그림의 점선은 측정값과 이론값과의 차이며 실선은 점선 결과의 1차 선형화 결과이다. 선형화한 오차는 이론치의 1%내에 존재하며 이때, 오차의 주요 발생요인은 곱셈기의 입력 오프셋에 의한 것으로 추정된다.

3. 결 론

본 논문에서는 미세 가공 공정으로 제작된 관성 센서를 포함하는 용량 검출형 센서나 그의 계측 시스템에서 발생할 수 있는, 정확히 모델링 되는 입출력 비선형 시스템에 대한 선형화 기법에 대하여 다루었다. 특히 이러한 선형화는 수학적 해를 생성해주는 대수 루프 이용하여 구현하였다. 한편, 방정식의 해를 풀어 주는 대수 루프는 그 해가 존재하며 유일할 수 있는 조건을 제공해야 한다. 따라서 본 논문에서는 전하 적분방식의 용량형 검출기법에 대하여 루프 해의 존재성과 유일성을 위한 조건을 제시하였다. 한편, 이렇게 구성된 루프에 대하여 컴퓨터 시뮬레이션으로 동작을 검증하였으며 측정 잡음 하에서도 루프가 잘 형성됨을 보였다. 마지막으로 실제 시스템에 적용 가능성을 보이기 위해 간단한 아날로그회로로 루프를 구현하여 잘 동작함을 보였다. 이는 시스템에 신호처리 프로세서 장착이 불가능한 분야까지 적용 가능성을 넓힐 수 있음을 의미하므로 응용 효과가 클 것으로 기대된다.

(참 고 문 헌)

- [1] F.N. Trofimenkoff and Robert E. Smallwood, "Analog Multiplier Circuit Linearizes Transducer Output", IEEE Transactions on Instrumentation and Measurement, vol. IM-23, No. 3 September 1974
- [2] D. Patranabis, S. Ghosh and C. Bakshi, "Linearizing Transducer Characteristics", IEEE Transactions on Instrumentation and Measurement, vol. 37, No. 1 March 1988
- [3] D.R. White, "The linearization of resistance thermometers", Journal of Physics E., vol. 17, pp. 381-385, 1984
- [4] W. T. Bolk, "A general digital linearizing method of transducers", Journal of Physics E., vol. 18, pp. 61-64, 1985
- [5] F.N. Trofimenkoff and Robert E. Smallwood, "JFET Circuit linearizes Transducer output", IEEE Transactions on Instrumentation and Measurement, pp. 191-193, June 1973
- [6] M. Vidyasagar, "Nonlinear System Analysis", Prentice-Hall International, 1978