

상품화를 고려한 PSS 시스템 설계에 관한 연구

이남기\*, 김국현\*, 신정훈\*\*, 김태균\*\*, 윤용범\*\*

\*한국전기연구소, \*\*한전 전력연구원

A Study on Designing of Power System Stabilizer for merchandise

Namki Lee\*, Kookhun Kim\*, Jeong-Hoon Shin\*\*, Tae-Kyun Kim\*\*, Yong-Beum Yoon\*\*

\*Korea Electrotechnology Research Institute, \*\*Korea Electric Power Research Institute

**Abstract** - Power System Stabilizer is designed to improve dynamic stability and undamped power angle oscillations through the application of supplementary stabilizing of excitation control. The object of this paper is to describe the design considerations of microprocessor based Power System Stabilizer especially in hardware design.




그림 2.1 전형적인 PSS의 구조

1. 서 론

전력수요의 증가로 전력계통이 대규모화되고 발전기의 속응여자시스템이 급속하게 확대, 적용됨에 따라, 계통의 안정도 마진이 감소되고 있다. 따라서 정태안정도의 향상과 계통의 재동능력 향상을 도모하기 위하여 대책기술의 하나인 고성능의 발전기 제어계통 안정화장치(Power System Stabilizer: 이하 PSS로 함)를 개발하고 이를 최적으로 계통에 적용할 수 있는 기술개발이 요구되고 있다. PSS는 일반적으로 전력계통의 작은 변화로 나타나는 지속성 동요를 감쇄시키기 위하여 적용된다. PSS는 전력계통에서 나타나는 0.1~ 2.0Hz의 전력진동에 대하여 안정화 보조신호를 발생시켜 발전기 여자시스템의 자동전압조정장치(AVR)에 부가하여 이를 효과적으로 억제하도록 함으로써 전력계통의 정태안정도(Small Signal Stability)를 향상시키는 경제적인 수단이 되고 있다.

이미 미국을 포함한 여러 선진국에서는 80년대 중반 이후 마이크로프로세서를 이용한 디지털 PSS를 개발하여 실제계통에서 운전중이며 국내 발전소에도 외산 개발의 PSS가 운전되고 있다.

본 논문에서는 상품화를 전제로 하는 PSS 하드웨어 개발시 고려되어야 할 PSS의 기능에 대하여 기술하고자 한다.

2. 본 론

2.1 PSS의 기본기능

PSS는 AVR의 보조입력으로서 계자전류의 증감을 통하여 댐핑토크를 발생시켜 계통의 안정을 도모하는 제어장치이다. PSS는 보통 유효전력이나 속도를 입력으로 하는 제어기로서 그 출력은 AVR의 기준전압 혹은 출력에 더해진다. 전형적인 PSS 제어기의 블록선도는 아래의 그림 2.1과 같다.

PSS의 주요 기능은 아래와 같이 요약될 수 있다.

- 1) PT/CT를 통한 발전기의 단자 전압/전류의 검출  
발전기에서 출력되는 고전압, 고전류를 측정하기 위한 PT, CT 인터페이스.
- 2) Signal Conditioning  
Low Pass Filter, Anti-Aliasing Filter에 의한 입력 신호처리 및 스케일링, Nyquist Frequency를 초과하는 고주파 성분은 샘플링시 Aliasing 효과를 가져와 실효치 연산시 저주파 맥동을 발생시키므로 이를 제거.
- 3) 전압·전류의 Analog-to-Digital 변환  
Signal conditioning 기능을 통하여 처리된 아날로그 신호를 마이크로 프로세서가 처리할 수 있는 디지털 값으로 변환해 주는 기능.
- 4) PSS 알고리즘 연산  
각 종 센서를 통해 들어온 신호들에서 PSS 알고리즘에 필요한 정보를 취득하여 계통 안정화를 위한 제어 알고리즘 연산을 한다.
- 5) PSS 제어 출력  
알고리즘 연산부에서 계산된 PSS 출력을 AVR의 summing junction point에 전압으로 출력하기 위한 DAC(Digital-to-Analog Converter) 인터페이스.

그림 2.2는 발전기와 여자기, AVR, PSS 간의 인터페이스를 보여준다. 발전기 PT, CT의 전압·전류 출력을 입력으로 하여 PSS 내부의 마이크로세서를 통해 계산된 안정화 출력 신호를 AVR의 summing junction point에 내보내 AVR의 출력 신호에 더해지도록 한다.




그림 2.2 PSS 시스템 인터페이스

## 2.2 PSS의 부가기능

PSS의 부가 기능은 운전자 인터페이스와 시스템 보호 기능에 관련된 내용이다. 운전자 인터페이스 기능은 운전자가 PSS시스템을 편리하게 조작할 수 있도록 환경을 제공한다. 시스템 보호기능은 PSS 시스템의 내부·외부적인 문제로 제어 불가능 상태에 이르게 되면 자체 출력을 제로화 시켜 계통시스템을 보호하도록 한다.

### 2.2.1 하드웨어 자체진단 및 보호 기능

하드웨어 자체진단 기능 및 보호기능은 PSS의 계통 투입전 건전성과 계통 투입 후의 건전성을 진단하여 PSS 시스템의 오동작으로부터 전체 계통시스템의 보호하기 위한 기능이다.

진단기능을 위한 별도의 하드웨어는 필요하지 않으나 진단 후 시스템의 오류 발생시 오류의 전달을 막기 위하여 PSS 출력을 제로화 시키는 기능이 필요하다. 오동작의 발생 유무는 램프 또는 LED로 현시한다. 자체진단 기능의 진단 범위는 다음과 같다.

#### 1) ADC 및 DAC의 건전성

ADC의 입력 채널 중 특정 채널을 DAC의 출력 채널 중 하나에 연결한다. 연결된 DAC를 통해 특정 패턴의 출력을 내보내고 그 출력을 ADC를 통해 확인한다. 출력과 입력의 오차가 정의된 범위를 넘으면 오류신호를 내보낸다.

#### 2) RAM의 건전성

RAM의 기능은 PSS 알고리즘 수행중 발생하는 각종 변수와 데이터들을 저장한다. 워팅이 되고 난 후 데이터 저장용 RAM의 건전성을 확인한다. 확인방법은 특정패턴의 데이터를 저장하고 저장된 데이터를 다시 읽어 패턴과 같음을 확인한다.

#### 3) CPU의 건전성

PSS 알고리즘 수행중 CPU가 정의된 메모리 영역(프로그램 저장 영역, 데이터 저장영역, I/O 영역)이 아닌 다른 영역에 액세스할 시 CPU 오류신호를 내보낸다. 보드내의 Address decoder 역할을 하는 EPLD의 프로그램에 의해서 CPU 오류를 검출한다.

#### 4) EEPROM의 건전성

EEPROM(Electrically Erasable and Promgramable Read only Memory)은 PSS 알고리즘 수행중에 필요한 주요 파라미터(제어기 파라미터, trigger 레

벨등)를 저장하는 메모리이다. EEPROM의 특정영역을 쓰기와 읽기를 수행하여 그 건전성을 확인한다.

### 2.2.2 운전자 인터페이스

PSS 운전자가 별도의 하드웨어 없이 PSS Cubicle 외부 전면에 부착된 LCD와 Key-pad를 이용하여 PSS를 운전·조작할 수 있도록 한다. 운전자 인터페이스 구현을 위하여 LCD, Key-pad 등의 하드웨어가 필요하다. 기본 소프트웨어로는 LCD 운용 프로그램과 Key-pad 프로그램이 필요하다.

LCD 운용 프로그램은 LCD에 text나 graphic을 display하기 위한 기본적인 LCD driver 칩 운영 프로그램과 실시간 모니터링과 버퍼 display 및 운전자의 편의를 위한 메뉴환경 지원을 포함한다.

Key-pad 운용 프로그램은 운전자의 key 입력을 받기 위해서 Key-pad로부터 입력되는 code화된 key 입력을 decoding 할 수 있도록 하는 인터페이스 칩을 운영해 주는 프로그램과 Key-pad로 입력된 숫자나 사용자 입력을 CPU와 공유할 수 있는 데이터로 다시 변환시켜주는 프로그램으로 구성된다.

### 2.2.3 Event logging 기능

운전자에 의해 미리 정의된 범위를 벗어나는 계통 동요시 PSS의 주요 변수 및 각종 변수들을 실시간으로 저장한다. 저장된 변수들은 통신을 통해 외부 PC로 Upload된다. 이러한 기능 구현을 위하여 필요한 기술과 특징은 다음과 같다.

#### 1) 메모리 버퍼 운영 기술

데이터 저장 메모리는 8개의 버퍼로 구성되어있다. 각 버퍼는 2초간을 저장할 수 있는 Circular 버퍼와 8초 저장 버퍼로 구성되어있다. 2초간의 Circular 버퍼는 계속적으로 위의 모든 데이터를 메모리에 저장한다. trigger 되면 Circular 버퍼의 저장을 멈추고 8초간의 버퍼에 데이터를 저장한다. 이렇게 8개의 버퍼에 trigger시의 10초간의 데이터를 저장한다.

#### 2) trigger 기술

하나의 Event에 대해서 한번의 trigger만 수행된다. 하나의 Event는 trigger가 발생하여 한 개의 10초 버퍼를 채울 때까지로 규정한다. trigger 조건은 데이터 버퍼에 저장되는 변수중에 운전자가 임의대로 설정할 수 있도록 한다.

#### 3) PC 와 PSS 시스템간 통신 기술

기본적으로 PC와 PSS 시스템간의 RS-232를 통해서 데이터를 주고 받기위한 통신 프로그램이 필요하다. PC와 모니터링 CPU와의 원활한 통신을 위해서는 통신 프로토콜의 작성이 필요하며 8bit 단위로 전송되는 16bit 또는 32bit 데이터를 복구하기 위한 프로그램이 필요하다. 전송된 데이터를 PC의 하드디스크에 저장하기 위한 파일 입출력 기능이 필요하다.

## 4. Testing Mode

PSS 출력을 스텝 또는 사인파로 출력하여 AVR의 summing junction point에 입력하여 시스템의 응답을 관찰하여 PSS를 튜닝하기 위한 기능이다. 스텝 출력에 대해서는 시간 영역에서의 응답을 알 수 있고 사인파 출력에 대해서는 주파수 영역에서의 응답을 알 수 있다.

출력 제로화기능과 DAC 출력 제어기능이 필요하며 Test를 위해 설정할 변수로는 스텝 출력의 길이와 출력 크기와 사인파 출력의 주파수와 출력크기이다.

### 3. 결 론

본 연구를 통해 PSS 시스템 개발에 있어서 하드웨어 측면에서 고려되어야 할 몇 가지 사항에 대하여 기본기능과 부가기능으로 나누어서 기술하였다. 기본기능은 계통안정화라는 PSS 기능 수행을 위해 필요한 기능이며 부가기능은 기본기능외의 좀 더 안정되고 운전자에게 편리한 PSS가 되기 위한 기능이다.

상품화를 전제로 하는 PSS 개발에 있어서 기본기능의 수행은 물론 부가기능의 수행이 상품의 가치와 질을 높이는 매우 중요한 역할을 하리라고 생각된다.

#### [참 고 문 헌]

- [1] F.P.deMello, L.N. Hannett, D.W. Parkinson, J.S.Czuba, "A Power System Stabilizer Design Using Digital Control", IEEE Transaction, PAS, Vol. 101, No. 8, pp. 2860~2868
- [2] S.J. Basler and H.K. Clark, "Long-Term Disturbance Monitoring for improved System Analysis", IEEE Computer Applications in Power, Vol. 2, No.2, 1989