

원칩 설계에 의한 유도전동기의 센서리스 속도제어

이호재, 김세진, 이종희, 권영안
부산대학교 전기공학과

Sensorless Speed Control of Induction Motor Based on System-On-A-Chip Design

H.J.Lee, S.J.Kim, J.H.Lee and Y.A.Kwon
Pusan National University

Abstract - Recently effective system-on-a-chip design methodology is developed, and ASIC chip design is much studied for motor control.

This paper investigates the design and implementation of ASIC chip for sensorless speed control of induction motor using VHDL which is a standardised hardware description language.

The sensorless control strategy is to design an adaptive state observer for flux estimation and to estimate the rotor speed from the estimated rotor flux and stator current.

The presented system is implemented using a simple electronic circuit based on FPGA.

1. 서 론

컴퓨터를 이용하여 회로를 설계하거나 동작을 시뮬레이션하는 방법은 1970년대부터 연구되기 시작하였으며, 주로 Schematic Design을 기본으로 회로를 설계하고, 동작을 검증하였다. 현재에 이르러서는 하드웨어 기술 언어(HDL: Hardware Description Language)라는 컴퓨터 언어를 이용하여 효과적인 회로설계를 수행하고 회로합성 EDA(Electronic Design Automation) 소프트웨어와 연계하여 ASIC 칩을 개발하게 되었다 [1-2].

```

library IEEE;
use IEEE.std_logic_1164.all;
entity dff is
port(data,clk : in std_logic;
      q : out std_logic);
end dff;

architecture rtl of dff is
begin
process(clk)
begin
  if(clk'event and clk='1')then
    q<= data ;
  end if;
end process;
end rtl;

```

그림 1. D-플립 플롭의 VHDL 코드

하드웨어 기술언어 가운데 VHDL은 VHSIC(Very High Speed IC) Hardware Description Language로서 1987년 IEEE 주도로 표준화 되었으며 간단하게 TTL부터 복잡하게는 마이크로 프로세서까지 다양한

하드웨어를 표현할 수 있으므로 급변하는 하드웨어 요구에 대한 대체수단으로 점점 비중이 높아지고 있다. VHDL의 구성은 회로의 입력과 출력에 대한 포트를 기술하는 엔티티(entity)와 회로의 구조와 동작을 서술하는 아키텍처(architecture)로 구성되며, 회로합성(synthesis)을 거쳐 최종적으로 FPGA(Field Programmable Gate Array), CPLD(Complex Programmable Logic Device)와 같은 프로그래머블 디바이스(programmable device)에 구현하여 ASIC을 제작하게 된다.[3] 그림 1은 간단한 예로서 클럭의 상승 에지시에 입력과 같은 신호가 출력되는 D 플립-플롭의 VHDL 코드를 나타낸다.

본 연구는 VHDL을 이용한 ASIC 회로설계를 유도전동기 센서리스 속도제어에 응용하는 연구로서 유도전동기 구동시스템의 제어부를 효율적으로 설계하고 원칩으로 구현하는데 목적을 두고 있다.

본 연구에서는 센서리스 제어방식으로서 상태관측기를 설계하여 회전자 자속을 관측하고 회전자 자속과 고정자전류값을 이용하여 속도를 추정하는 센서리스 제어방식을[4] 원칩화 하기 위한 연구를 수행한다.

2. 센서리스 속도제어

본 연구에서 구현하는 상태관측기를 이용한 센서리스 속도제어 방식을 아래에 기술한다.

유도전동기의 회로방정식을 정지좌표계상의 상태방정식으로 나타내면 다음과 같다.

$$\frac{d}{dt} \begin{bmatrix} i_s \\ \lambda_r \end{bmatrix} = \begin{bmatrix} A_{11} & A_{12} \\ A_{21} & A_{22} \end{bmatrix} \begin{bmatrix} i_s \\ \lambda_r \end{bmatrix} + \begin{bmatrix} B_1 \\ 0 \end{bmatrix} v_s = Ax + Bv_s \quad (1)$$

$$i_s = Cx \quad (2)$$

$$\begin{aligned}
&\text{단, } i_s = [i_{as} \ i_{bs}]^T \\
&\lambda_r = [\lambda_{ar} \ \lambda_{br}]^T \\
&v_s = [v_{as} \ v_{bs}]^T \\
&A_{11} = -[R_s/(\sigma L_s) + (1-\sigma)/(\sigma \tau_s)]I \\
&A_{12} = M/(\sigma L_s L_r)[(1/\tau_s)I - \omega_r J] \\
&A_{21} = (M/\tau_s)I \\
&A_{22} = -(1/\tau_r)I + \omega_r J \\
&B_1 = 1/(\sigma L_s)I \\
&C = [I \ 0] \\
&I = \begin{bmatrix} 1 & 0 \\ 0 & 1 \end{bmatrix}, \quad J = \begin{bmatrix} 0 & -1 \\ 1 & 0 \end{bmatrix} \\
&\sigma = 1 - M^2/(L_s L_r) \\
&\tau_s = L_s/R_s
\end{aligned}$$

시스템의 출력과 관측기의 출력을 비교하여 그 오차가 영으로 수렴되도록 식(3)과 식(4)와 같이 페루프 관측기를 구성한다.

$$\begin{aligned}\hat{\dot{x}} = & \hat{A} \hat{x} + B v_s + k_b (\hat{i}_s - \hat{\bar{i}}_s) \\ & + k_i \int (\hat{i}_s - \hat{\bar{i}}_s) dt\end{aligned}\quad (3)$$

$$\widehat{i_s} = -C \widehat{x} \quad (4)$$

단, “ \wedge ”는 추정값, k_p, k_i 는 비례·적분 이득상수

식(3)에서 시스템 계수행렬 \hat{A} 는 시변계수인 회전자속도항을 포함하고 있기 때문에 전체 상태방정식이 비선형의 형태로 나타난다. 그러나 기계계의 동적움직임은 전기계에 비하여 매우 느리다고 가정할 수 있고 전동기제어가 이루어지는 세어주기를 기계계의 시정수보다 훨씬 작게 설정하면 제어주기내에서는 전동기의 속도가 거의 일정하다는 가정이 성립한다. 따라서 한 추정주기 내에서는 전동기속도가 일정하다고 보고 회전자 자속성분을 추정한다. 그리고 시스템 계수행렬 \hat{A} 를 속도추정기에서 추정한 회전자속도 $\hat{\omega}_r$ 에 의해 가변하는 적용관측기를 구성한다.

추정된 회전자의 자속벡터로 부터 동기회전 전기각은 다음과 같이 추정된다.

$$\widehat{\theta}_e = \tan^{-1}\left(\frac{\sqrt{g_r}}{\sqrt{a_r}}\right) \quad (5)$$

회전자의 속도는 동기각속도 및 슬립각속도로 부터 구해진다. 먼저 동기각속도 ω_e 는 관측기에 의해 추정한 자속벡터의 전기각을 미분하면 식(6)과 같이 된다.

$$\widehat{\omega}_e = p \widehat{\theta}_e = \frac{p \widehat{\lambda}_{\beta r} \widehat{\lambda}_{ar} - p \widehat{\lambda}_{ar} \widehat{\lambda}_{\beta r}}{\widehat{\lambda}_{ar}^2 + \widehat{\lambda}_{\beta r}^2} \quad (6)$$

단, p ($= \frac{d}{dt}$) 는 미분연산자

동기각속도로 회전하는 $d-q$ 좌표계에서 d 축의 회전자
자속을 합성자속벡터 λ , 과 일치시킨다면 유도전동기의
토크는 식(7)과 같이 q 축전류에 비례하게되고 토크와
슬립각속도의 관계식은 식(8)과 같이 된다.

$$T_e = \lambda_r i_{qr} = -\frac{M}{L_{eq}} \lambda_r i_{qs} \quad (7)$$

$$\omega_s = - \frac{M}{L_r} R_r \frac{i_{qs}}{\lambda_r} = R_r \frac{T_e}{\lambda_r^2} \quad (8)$$

식(8)을 고정좌표계상의 성분으로 나타내면 다음과 같다.

$$\widehat{\omega}_s = \frac{R_r}{L_r} M \cdot \frac{\widehat{\lambda_{ax}} i_{\beta s} - \widehat{\lambda_{\beta r}} i_{\alpha s}}{\widehat{\lambda_{ax}}^2 + \widehat{\lambda_{\beta r}}^2} \quad (9)$$

회전자의 속도는 다음과 같으며 식(6)과 식(9)로부터 추정한다

$$\widehat{\omega}_r = \widehat{\omega}_e - \widehat{\omega}_s \quad (10)$$

이상에서 기술한 속도추정 자속관측기의 블록도는 그림 2와 같다.




그림 2 속도추정 자속관측기의 블록도

3. VHDL을 이용한 원칩 ASIC 설계

본 연구에서는 상기한 유도전동기의 센서리스 속도제어 알고리즘을 구현하는 ASIC을 설계한다. VHDL에 의한 ASIC 설계과정에서 회로합성은 중요한 단계이다. 회로 합성단계에서는 상위레벨을 하위레벨로 전환함과 동시에 면적 및 속도를 최적화 할 수 있으며 추상적인 게이트를 실질적인 게이트로 변환하는 역할을 한다. VHDL을 이용한 ASIC설계과정은 그림 3과 같다.




그림 3. VHDL을 이용한 ASIC설계과정

본 연구에서 VHDL코드화하고, 회로합성을 거쳐 FPGA로 구현한 원칩 ASIC은 크게 연산부, 전류제어기, 전류변환기 및 축력부로 구성된다.

연산부는 2장에서 기술한 상태판측기를 구현하는 부분으로서 유도전동기의 전류, 자속방정식을 VHDL 코드로 기술하고 유도전동기 모델에서의 전류추정치와 실제 전류값과의 오차 및 자속추정치로부터 속도를 추정하는 속도추정기, 유도전동기 모델의 자속 추정치로부터 위치를 출력하는 위치추정기, A/D변환기 샘플링시간내에서 각 모듈의 타이밍을 제어하는 제어부로 구성된다. 전류제어기는 속도 지령치와 속도 추정치로부터 토크성분 전류 지령치를 결정하는 부분이다. 전류변환기는 회전좌표계에서의 자속성분 전류와 토크성분 전류를 상태판측기에서 추정된 위치정보를 이용하여 정지좌표계의 전류값으로 변환하고 2상의 전류를 3상의 실제 전류로 변환하는 부분이다. 출력부는 전류 측정치와 전류 지령치를 비교하여 CRPWM이 실현되도록 게이트 신호를 발생하는 부분이다.




그림 4. 유도전동기 센서리스 속도제어 원칩 ASIC의 내부회로도

그림 4는 유도전동기 센서리스 제어방식을 VHDL코드화하고, 회로합성을 거쳐 FPGA로 구현한 내부회로 구성도이다. 유도전동기 센서리스 속도제어를 위한 ASIC 설계는 Xilinx사의 FPGA인 XC4052XL을 사용하여 설계하였다.

4. 시뮬레이션 및 검토

유도전동기 센서리스 속도제어 ASIC의 데이터 검증을 위한 시뮬레이션을 수행하였다. 그림 5는 저령속도 200rpm에서의 시뮬레이션 결과이다. 시뮬레이션의 결과에서 나타난 바와 같이 저령전류의 출력이 일정한 주기로 출력되어 동작이 잘 수행되고 있음을 보이고 있다.

5. 결론

본 연구에서는 하드웨어 기술언어인 VHDL을 이용하여 유도전동기의 센서리스 속도제어를 수행할 수 있는 전용 프로세서인 원칩 ASIC을 설계하였다. 본 센서리스 속도제어 원칩 ASIC의 시뮬레이션 결과에서 양호한 동작특성을 나타내었다.

(참고문헌)

- [1] Stefan Sjoholm Lennart Lindh, *VHDL for Designers*, Prentice Hall, 1997
- [2] Xilinx, *The Programmable logic Data Book*, Xilinx Inc., 1998
- [3] 박형준, 김창화, 권영안, "VHDL을 이용한 유도전동기의 속도제어 ASIC 설계", 대한전기학회 학계학술대회 논문집, pp.2499-2501, 1999
- [4] 오상호, 김성환, 진대원, 권영안, "적응판측기에 의한 유도전동기의 센서리스 속도제어", 대한전기학회 학계학술대회 논문집, pp.109-111, 1997




그림 5. 유도전동기 센서리스 속도제어 원칩 ASIC의 시뮬레이션