

외란 관측기와 Dead-Beat 제어기를 이용한 UPS 인버터 제어 알고리즘

장재영** . 송중호* . 최 익* . 최주엽*** . 유지윤**

*한국과학기술연구원 지능제어 연구센터. ** 고려대학교 전기공학과. ***광운대학교 전기공학과

Inverter Control algorithm for UPS using Dead-Beat controller with disturbance Observer

J. Y. Jang** , J. H. Song* , I. Choy* , J. Y. Choi*** , J. Y., Yoo**

*Intelligent System Control Research Center, KIST

Dept. of Electrical Eng., Korea Univ. *Dept. of Electrical Eng., Kwangwoon Univ.

Abstract - In this paper, a new approach for digital feedback control of PWM inverter is proposed, in which an output DB(Dead-Beat) control is achieved combined with a simple disturbance observer. The deadbeat controller, which is constructed multiple loop control scheme for PWM inverter, is used for fast transient response. The disturbance observer can make the disturbances be cancelled by adding feedforward compensating loop in controller. The simulation result show the proposed control scheme can achieve good voltage regulation against large load variations.

1. 서 론

정보화, 산업화 시대에 접어들면서 computer 및 여러 가지 OA기기 들에 대한 업무의 의존성이 매우 커지고 있으며 이러한 기기들은 전원의 이상에 매우 치명적인 영향을 받는다. 또한 네트워크의 비약적인 발전에 의해서 여러 가지 장비를 가지고 원거리에서 데이터를 주고받는 상황에서 네트워크 서버의 안정성은 더욱 중요한 위치를 차지한다. 그러나 공급되는 전원에서 순간적인 정전이나 전압변동이 발생할 수 있으므로 이러한 정전이나 스파이크 등으로부터 안정된 전원을 공급하기 위해서 UPS의 역할이 중요시되고 있다.

UPS의 제어에 있어서 가장 주된 관점은 어느 부하에 대해서도 원하는 크기와 주파수를 가진 전원을 공급하는 것으로서 낮은 THD와 빠른 응답특성을 요구한다. 또한 입력전원에 대해서 PFC를 통해 Unit Power Factor를 구현해야 하며, 전원이상 시 입력전원에서 battery 전원으로 빠른 전환을 요구한다. Digital feedback control은 이러한 요구사항을 만족시켜 주며, 기존의 아날로그 제어기가 가지는 Aging, Drift 등의 문제들을 해결할 수 있다. 또한 부가적인 기능을 위해 외부 회로를 추가할 필요가 없으며, 적은 소자의 사용으로 노이즈나 EMI 문제에 대해서도 영향을 적게 받는다[1,5]. 이러한 디지털 제어기 중에서 Dead-Beat control 방식은 부하의 변화에 대해서 빠른 응답특성을 보여준다. 하지만 좀더 정확하고 개선된 응답특성을 보기 위해서는 부하전류를 feedback 받는 것이 필요하다[1].

본 논문에서는 부하전류를 feedback 받기 위해서 센서를 사용하지 않고 외란 관측기를 이용하여 부하전류를 추정하게 된다[2]. 또한 외란 관측기는 부하의 변화를 외란으로 간주하여 부하의 변화에 대해서 영향을 적게 받는 제어기를 설계하게 되며 기존의 full order observer와 성능을 비교하여 제안한 digital feedback control의 타당성을 입증한다[3,4].

2. 본 론

2.1 PWM inverter control

그림 1은 full-bridge inverter와 출력필터, 그리고 부하를 가진 단상 UPS용 PWM inverter이다.




그림 1. 단상 PWM 인버터

입력 전압 V_i 는 앞단 컨버터의 DC link 전압으로 부하에 전원을 공급해주며, r_C 는 캐패시터의 equivalent series resistor(ESR)이며, r_L 는 인버터의 ESR이다. 그림 1의 PWM 인버터로부터 식(1)과 같은 상태방정식을 얻을 수 있다.

$$\begin{aligned} \frac{di_L}{dt} &= -\frac{r_L r_C + R(r_L + r_C)}{L(R+r_C)} i_L + \frac{R}{L(R+r_C)} v_c + \frac{1}{L} V_i \\ \frac{dv_c}{dt} &= \frac{R}{C(R+r_C)} i_L - \frac{1}{C(R+r_C)} v_c \\ V_o &= \frac{R r_C}{(R+r_C)} i_L + \frac{R}{(R+r_C)} v_c \end{aligned} \quad (1)$$




그림 2. 단상 PWM 인버터 Block diagram

식(1)의 PWM 인버터를 그림2의 block diagram으로 나타낼 수 있으며, 이 block diagram을 가지고 그림 3과 같이 digital 제어기를 설계할 수 있다. 실제 시스템에서는 여러 가지 다른 형태의 부하가 인버터의 출력에 연결될 수 있으므로 제어기 설계에 있어서는 부하의 변화를 시스템 제어기에 반영하여 상쇄 될 수 있도록 설계해야 한다. 그럼 3의 digital제어기는 내부의 전류제어 루프와 외부의 전압제어 루프로 구성되어 있다.

내부의 전류제어 루프는 $50\mu s$, 외부의 전압제어 루프는 $100\mu s$ 로 동작하게 된다. 또한 위의 제어기 구현을 위해서는 인버터 전류(i_L)와, 출력 전압(V_C), 부하전




그림3. Digital control Block diagram

류(i_o)를 검출해야 한다. 인터터 전류는 전류제어를 위해서 사용되고, 출력전압은 AC교류전압 제어를 위해서 사용되며, 부하전류는 부하변화에 따른 부하의 disturbance를 제거하기 위해서 검출된다.

2.1.1 전류 제어기




그림 4. Simplified inner current control loop

그림 4는 PWM 인버터의 간략화된 내부 전류제어 루프이다. 출력전압은 이 제어 루프에서 disturbance로서 동작을 하므로 식(2)에서와 같이 전류제어기를 구성함으로서 보상할 수 있다.

$$V_{com}(k) = K_c [i_L^*(k) - i_L(k)] + v_o(k) \quad (2)$$

여기에서 K_c 는 Dead beat control 방식의 gain으로서 인터터에 의해서 생기는 시스템의 pole을 z-domain 상에서 0(zero)으로 보내는 gain을 선택하면 된다. 이때 선택된 gain은 식(3)과 같다.

$$K_c = \frac{r_L e^{-aT_c}}{1 - e^{-aT_c}}, \quad a = \frac{r_L}{L} \quad (3)$$

2.1.2 전압 제어기




그림 5. Simplified outer voltage control loop

그림 5는 PWM 인버터의 간략화된 외부 전압제어 루프이다. 부하전류는 이 제어 루프에서 disturbance로서 동작을 하므로 식(4)에서와 같이 전압제어기를 구성함으로서 보상할 수 있다.

$$i_{com}(k) = K_v [V_{ref}(k) - V_o(k)] + \hat{i}_o(k) \quad (4)$$

여기에서 부하전류는 센싱을 하지 않고 disturbance observer 방식을 이용해서 추정한 값을 가지고 제어하게 되며, K_v 는 Dead beat control 방식의 gain으로서 캐리시티에 의해서 생기는 시스템의 pole을 z-domain 상에서 0(zero)으로 보내는 gain을 선택하면 된다. 이 때 선택된 gain은 식(5)과 같다.

$$K_v = \frac{C}{T_v - C \cdot r_C} \quad (5)$$

2.2 Disturbance Observer

2.2.1 외란 관측기의 개념 및 구조

그림 6은 외란 관측기의 기본 구조를 나타낸 그림이다. 외란 관측기의 기본 개념은 외란을 역모델에 의해




그림 6. Disturbance Observer

재구성하고, 이것을 feedback해서 제거한다는 것이다. 외란 관측기를 실제 시스템에 적용 시에는 여러 가지 문제점이 존재한다. 먼저 정확하게 모델링을 할 수 없고, 따라서 실제 시스템과 모델링 된 시스템 사이에는 오차가 존재하며 일반적으로 역모델된 시스템의 인과성이 문제가 된다. 이 때문에 외란 관측기의 기본 개념에 저역통과 필터($Q(s)$)를 도입하여 플랜트의 역모델을 가능하게 하고 오차 또한 외란으로 간주하여 보상하게 된다. 위와 같은 구조의 외란 관측기는 간단한 구조를 가지고 있을 뿐 아니라 연산량도 현저히 줄일 수 있다.

2.2.2 외란 관측기의 특성

그림 6은 외란 관측기의 기본 구조에서 시스템의 출력은 다음 식(6)과 같이 나타낼 수 있다.

$$y(s) = G_{dy}(s) + G_{iy}u(s) + G_{zy}\xi(s) \quad (6)$$

d : 외란, u : 기준입력, ξ : 추정잡음

$$G_{dy} = \frac{PP_n(1-Q)}{Q(P-P_n)+Pn}$$

$$G_{iy} = \frac{PP_n}{Q(P-P_n)+Pn}$$

$$G_{zy} = \frac{PQ}{Q(P-P_n)+Pn}$$

식 (6)에서 $Q(s)$ 의 이득이 $Q(s) \approx 1$ 인 경우는

$$G_{dy} \approx P(s), \quad G_{iy} \approx P(s), \quad G_{zy} \approx 1 \quad (7)$$

이며, $Q(s)$ 의 이득이 $Q(s) \approx 0$ 인 경우는

$$G_{dy} \approx P(s), \quad G_{iy} \approx P(s), \quad G_{zy} \approx 0 \quad (8)$$


이다. 즉 $P = Pn(s)$ 라는 가정으로 적절한 $Q(s)$ 의 주파수 특성에 의해서 저주파 성분인 외란과 실제 플랜트와

모델링된 플랜트 사이의 오차를 제거할 수 있으며 고주파 성분의 센서 노이즈 또한 제거할 수 있다. 위의 기본적인 disturbance observer의 실제 시스템의 적용에서 외란성분은 부하전류가 되고, 기준입력은 필터 인덕터의 전류가 되며, 출력은 인버터 출력전압이다. 즉, 캐퍼시터와 캐퍼시터의 ESR부분의 역모델과 측정된 필터 인덕터 전류, 출력전압을 가지고 부하전류를 추정하게 된다.


2.3 모의 실험 결과

모의 실험에서는 disturbance observer의 성능을 비교 평가하기 위해서 대상을 Full-order observer와 비교를 하였다[3].


- 스위칭 주파수 20kHz
- 출력필터 인덕터 $250\ \mu H$
- 인덕터의 ESR 0.6Ω
- 출력필터 캐퍼시터 $100\ \mu H$
- 캐퍼시터 ESR 0.2Ω
- DC link 전압 400Vdc
- 출력 전압 220Vac



(a) Actual Current




(b) Disturbance Observer Estimation Current




(c) Full-order Observer Estimation Current
(Diode rectifier Current :3KW)

그림 7은 실제 부하 전류와 Disturbance와 Full order observer에서 추정한 전류그림이다. 그림과 같이 두 가지 모두 잘 추정하나 phase delay 면에서 disturbance observer가 우수함을 보여준다.



(a) Disturbance Observer



(b) Full-order Observer

그림 8 Inverter Output voltage

그림 8은 추정된 전류를 가지고 제어를 한 상태에서의 인버터 출력 전압 파형이다. 심한 비선형 부하에 대해서 두 가지 모두 약간의 왜곡 현상을 보이나 THD 면에서 Disturbance Observer(2.3%)가 Full-order Observer(4.1%)보다 우수함을 보여준다.

3. 결 론

본 논문에서는 완전히 디지털로 제어되는 단상 UPS 용 PWM 인버터의 제어 알고리즘을 제안하였다. 여기에서 사용된 Digital feedback control을 이용한 Dead beat 제어기는 빠른 응답특성이라는 장점을 가지고 있는 반면, 시스템 파라미터를 알고 있어야 제어할 수 있다는 단점을 가지고 있다. 그러나 부하전류를 전류 센서를 통해서 검출하지 않고 외란 판측기를 적용하여 보상한 결과 Large load variation에 대해서 full state observer에 비해서 개선된 출력전압을 보여줌을 알 수 있다.

(참 고 문 헌)

- [1] Shin-Liang Jung, Meng-Yuen Chabg, Jin-Yi Jyang, Li-Chia Yeh, and Ying-yu Tzou, "Design and Implementation of an FPGA-Based Control IC for AC-voltage Regulation", *IEEE Trans. Power. Electron.*, vol.14, no 3, pp.522-532, 1999
- [2] Tomoki Yokoyama, Atsuo Kawamura, "Disturbance Observer Based Fully Digital Controlled PWM Inverter for CVCF Operation", *IEEE Trans. Power. Electron.*, vol.9, no 5, pp.473-480, 1994
- [3] Jun-Seok Cho, Seung-Yo Lee, Hyung-Soo Mok, Gyu-Ha Choe, "Modified Deadbeat digital controller for UPS with 3-phase PWM inverter", proc.of the 1999 *IEEE Industry Application Meeting*, Vol 4, pp 2208-2215, 1999
- [4] Kyo-Beum Lee, Joong-Ho song, Ick Choi, Kwang-Bae Kim, Kwang-won Lee, "Speed control of Two-Mass System Using Neural Network Estimator" *Trans. KIEE* vol. 48A, no 3, 1999
- [5] Texas Instruments co, "TMS320C240X DSP Controllers (Peripheral Library and Specific Devices)", Digital Signal Processing Solutions, 1997