

## MFSFET 소자를 응용한 뉴럴 네트워크의 적응형 학습회로

이국표\*, 강성준\*\*, 윤영섭\*

\* 인하대학교 전자재료공학과, \*\* 여수대학교 반도체·응용물리학과  
Tel. 032-860-7437, Fax. 032-875-5882, E-mail : ysyoon@inha.ac.kr

### Adaptive Learning Circuit of Neural Network applying the MFSFET device

Kook Pyo Lee\*, Seong Jun Kang\*\*, and Yung Sup Yoon\*

\* Dept. of Electronic Materials and Devices Engineering, Inha University Incheon  
402-751, Korea

\*\* Dept. of Semiconductor and Applied Physics, Yosu National University Yosu  
550-749, Korea

Tel. 032-860-7437, Fax. 032-875-5882, E-mail : ysyoon@inha.ac.kr

#### Abstract

The adaptive learning circuit is designed the basis of modeling of MFSFET (Metal-Ferroelectric-Semiconductor FET) and the numerical results is analyzed. The output frequency of the adaptive learning circuit is inversely proportioned to the source-drain resistance of MFSFET and the capacitance of the circuit. The output frequency modulation of the adaptive learning circuit is investigated by analyzing the source-drain resistance of MFSFET as functions of input pulse numbers in the adaptive learning circuit and the dimensionality factor of the ferroelectric thin film. From the results, the frequency modulation characteristics of the adaptive learning circuit, that is, adaptive learning characteristics which means a gradual frequency change of output pulse with the progress of input pulse are confirmed.

#### I. 서론

사람의 두뇌와 같이 정보처리를 구현할 수 있는 뉴럴 네트워크는 새로운 미래 정보시스템으로 많은 주목을 받고 있다.<sup>[1]</sup> 뉴럴 네트워크에서 뉴런 사이의 시냅스 부분은 비휘발성 "memory" 와 "learning" 특성을 가지고 있어서, 신호를 저장하고 저장된 정보를 인식, 발전 (learning) 시키는 adaptive learning 특성을 담당하고 있다. 그러나, 시냅스 부분의 이러한 adaptive learning 특성은 floating-gate 소자를 사용한 뉴럴 네트워크에 대한 많은 연구에도 불구하고 웨이트 조절능력과 조절시간 등에 관련한 부분이 아직 확실하게 해결되어 있지 않은 실정이나 최근에, MFSFET (Metal-Ferroelectric-Semiconductor FET) 소자를 이용한 새로운 개념의 neuro-device 의 도입이 제안되면서 새로운 도약기를 맞이하고 있다.<sup>[2]</sup>

그래서, 본 연구에서는 MFSFET 소자의 모델링을 바탕으로 adaptive learning 회로를 설계하고, 그 수치적인 결과를 분석하였다.




Fig. 1 The equivalent circuit of the UJT used in the matlab simulink.

## II. 모델링

본 연구에서는 adaptive learning 회로를 MFSFET 와 UJT 소자를 활용하여 구현하였다. Fig. 1 에 한 개의 에미터와 두 개의 베이스로 구성된 3 단자 UJT 소자의 동작회로를 나타내었다.

Fig. 1 에서 보듯이, UJT 소자의 동작회로는 OR 연산자, 전압조정 스위치, 저항, DC 전압원으로 구성되어 있다. UJT 소자의 동작은 에미터 전압이 Fig. 1 의 (a) 부분에 있는 스위치 SWc 와 SWd 를 조절하게 되는데, 스위치 SWd 는 에미터 전압이 valley 전압 ( $V_v$ ) 보다 클 때 동작되고, SWc 는 에미터 전압이 UJT 의 peak 전압 ( $V_p$ ) 보다 클 때 동작된다. SWc 의 동작에 따라 스위치 SWa 가 동작되고, OR1 과 SWd 의 동작에 따라 스위치 SWb 가 동작된다.

Fig. 2 는 UJT 와 MFSFET 소자가 연결된 PFM (pulse frequency modulation) 시스템으로서 adaptive learning 특성을 나타내도록 고안된 oscillation trigger 회로이다. 이 회로에서, UJT 의 에미터전압은 DC 바이어스  $V_{cc}$  에 의해 충전되는 캐패시터에 의해 peak 전압까지 증가하게 된다. 에미터 전압이 peak 전압 일 때, 많은 에미터 전류가 베이스1 단자로 흐르게 되고, 이 때 캐패시터의 전하는 급격하게 방전되면서 에미터 전압은 valley 전압 이하까지 떨어지고, 적은 양의 에미터 전류가 베이스1 단자로 흐르게 된다.




Fig. 2 Oscillator trigger circuit using the MFSFET and the UJT.

그 후, 다시 캐패시터는 충전되고, 많은 에미터 전류가 흐르게 된다. 이러한 과정은 캐패시터의 시상수에 의해 주기적으로 반복되는데, 이에 따라서 출력전압은 일정한 주파수를 갖는 펄스 파형을 나타내게 된다.

다음으로 MFSFET 소자의 특성을 조사하기 위해 square-law FET model 로 부터 다음 식을 유도하였다.<sup>[3]</sup>

$$I_D = \frac{Z}{L} \mu_n \left\{ A + \frac{\epsilon_0}{d_f} [(V_G - 2\phi_F - \phi_{ms} - V_{ox}) V_{DS}] - \frac{1}{2} \frac{\epsilon_0}{d_f} V_{DS}^2 - \frac{2}{3} \sqrt{2q\epsilon_0 \epsilon_{Si} N_A} [(V_{DS} + 2\phi_F)^{3/2} - (2\phi_F)^{3/2}] \right\} \quad (1)$$

여기서,  $A$  는 다음과 같다.

$$A = \int_0^{V_{DS}} P(V_F) dV \quad (2)$$

여기서,  $Z$  는 채널의 너비,  $L$  은 채널의 길이,  $\mu_n$  은 전자의 이동도,  $V_{DS}$  는 소스와 드레인 사이의 전위,  $P(V_F)$  는 강유전체 분극,  $d_f$  는 강유전체 층의 두께,  $V_{ox}$  는 강유전체와 반도체 사이의 산화물층 전압,  $\phi_{ms}$  는 강유전체와 반도체 사이의 일함수,  $\epsilon_{Si}$  는 실리콘의 유전상수,  $N_A$  는 p-형 실리콘의 억셉터 농도,  $\phi_F$  는 p-형 실리콘의 페르미 준위이다. 식 (1) 는 선형영역의 드레인 전류를 표현한 식이고, 포화영역의 드레인 전류는 식 (1) 에  $V_{DS}$  대신  $V_{Dsat}$  대입하여 얻을 수 있다.

### III. 결과 및 토의




Fig. 3. The emitter current of the UJT as a function of emitter voltage.






Fig. 4. Output pulses of the adaptive learning circuit ( $C: 1\text{pF}$ , resistance of source-drain:  $1\text{M}\Omega$ )

Fig. 1 에 나타낸 UJT 등가회로를 시뮬레이션 해서 구한 에미터 전압에 따른 에미터 전류를 Fig. 3 에 나타내었다. Fig. 3 은 Base 2 단자에 10V 를 가하고,  $R_E = 10\text{M}\Omega$ ,  $V_F = 0.65\text{V}$ ,  $R_{BE1} = 1\text{k}\Omega$ ,  $R_{BE2} = 500\text{k}\Omega$  일 때, 이와 같은 동작에 의해 나타난 에미터 전압에 따른 에미터 전류를 나타낸 것으로, 실제 UJT 소자와 동일한 특성을 보여 준다. 이 모델은 다음의 adaptive learning 회로에 적용되었다.

Fig. 4 는 Fig. 2 의 adaptive learning 회로에서, MFSFET 소자의 소스-드레인 저항이  $1\text{M}\Omega$ , 캐패시턴스가  $1\text{pF}$ , 저항  $R_{B1}$  과  $R_{B2}$  를 각각  $5\text{k}\Omega$  으로 설정했을 때의 시간에 따른 출력펄스 특성을 나타낸 것이다.



(a)



(b)

Fig. 5. Relation of output pulse frequency (a) to the value of capacitance and (b) to the value of source-drain resistance of MFSFET in the adaptive learning circuit.

Fig. 4 에서 보듯이, 출력주파수는 약 1MHz 이고 출력펄스의 크기는 약 1.25V 이다. Fig. 4 의 출력펄스 주파수가 MFSFET 소자의 소스-드레인 저항과 캐패시턴스에 따라 변화해 가는 특성을 Fig. 5 에 나타내었다. 출력펄스 주파수는 소스-드레인 저항과 캐패시턴스에 반비례하는 특성을 나타내었다. 이 결과로부터, 캐패시턴스-출력펄스 주파수 특성을 활용하면 사용하는 목적에 따른 주파수 변조대역을 설정할 수 있고, MFSFET 소자의 channel 형성에 따라 구한 소스-드레인 저항을 이용하면 PFM 시스템을 구현할 수 있음을 알 수 있었다.




Fig. 8 (a) The source-drain resistance and (b) the frequency modulation of output pulses as input short pulses

강유전체 분극반전을 dimensionality factor  $n$  을 활용한 J. F. Scott<sup>[4]</sup> 모델로부터 분극반전에 따른 분극값을 얻은 후, 펄스의 간격을 스위칭 시간의 5/100 배로 설정하여 식 (1) 에 적용하면 임의의 드레인 전압에 따른 소스-드레인 저항을 구할 수 있는데 이를 Fig. 8 (b) 에 나타내었다. 여기서, 드레인 전압은 10 V 이다. 그리고, Fig. 8 (b) 는 Fig. 8 (a) 의 MFSFET 변수를 Fig. 2 의 회로에 적용해 얻은 출력펄스 주파수 의 변조곡선이다. Fig. 8 (b) 곡선에서 캐패시턴스에 따라 출력주파수의 범위가 변화하는데 이는 PFM 시스템으로 adaptive learning 회로를 적용할 때, 그 목적에 따라 주파수 대역을 조절할 수 있다는 것을 의미하는 것으로, 본 연구에서 활용한 adaptive learning 회로가 광역의 주파수 조절능력을 가지고 있다는 사실을 나타내는 것이다.

#### IV. 결론

본 연구에서는 MFSFET 소자의 모델링을 바탕으로 adaptive learning 회로를 설계하고, 그 수치적인 결과를 분석하였다. Adaptive-learning 회로를 설계하기 위해 MFSFET 소자와 UJT (Uni-Junction Transistor) 소자를 사용한 oscillation trigger 회로를 구현하여, MFSFET 소자의 게이트에 short pulse 를 가함에 따라 나타나는 소스-드레인 저항의 변화를 oscillation trigger 회로의 출력주파수 변조에 활용하였다.

이로부터, adaptive learning 회로의 주파수변조 특성 즉, 입력펄스의 진행에 따라 출력펄스의 점진적인 주파수 변화를 의미하는 adaptive learning 특성을 명확하게 확인할 수 있었고, 미래 뉴럴 네트워크에서 본 회로가 뉴런의 시냅스 부분에 효과적으로 사용될 수 있음을 입증하였다.

#### 참고문헌

- [1] B. D. Cabrera, "Issues in the Application of Neural Networks for Tracking Based on Inverse Control", *IEEE Transactions on Automatic Control*, vol. 44, no. 11, pp. 2007~2027 (1999)
- [2] S. M. Yoon, Y. Kurita, E. Tokumitsu and H. Ishiwara, "Electrical Characteristics of Neuron Oscillation Circuits Composed of MOSFETs and Complementary Unijunction Transistors", *Jpn. J. Appl. Phys.*, vol. 37, no. 3B, pp. 1110~1115 (1998)
- [3] S. M. Sze, *Physics of Semiconductor Devices*, second edition, John Wiley & Sons, New York, Chapter 4, 1981
- [4] J. F. Scott, L. Kammerdiner, M. Parris, S. Traynor, V. Ottenbacher, A. Shawabkeh and W. F. Oliver, "Switching Kinetics of Lead Zirconate Titanate Submicron Thin-Film Memories", *J. Appl. Phys.*, vol. 64, no. 2, pp. 787~792 (1988)