Design of a Multiplier with Complex Structure

복합구조 승산기의 설계

  • 송호정 (충북대학교 컴퓨터 공학과) ;
  • 이재진 (충북대학교 컴퓨터 공학과) ;
  • 송기용 (충북대학교 컴퓨터 공학과)
  • Published : 2000.08.01

Abstract

This paper proposes a 16-bit $\times$ 16-bit multiplier for 2 twos-complement binary numbers with complex structure and implements it on a FPGA.

Keywords