

새로운 레이저 어닐링 방법을 이용한 다결정 실리콘 박막 트랜지스터

이재훈, 이만철, 전재홍, 한민구
 서울대학교 전기·컴퓨터공학부

A New Poly-Si TFT with Selectively Doped Channel Fabricated by Novel Excimer Laser Annealing

Jae-Hoon Lee, Min-Cheol Lee, Jae-Hong Jeon, Min-Koo Han
 School of Electrical Engineering, Seoul National University

Abstract - 본 연구에서는 알루미늄 마스크를 이용하여 다결정 실리콘 결정립의 수평성장을 유도하는 새로운 엑시머 레이저 어닐링 방법을 제안한다. 제안된 방법은 비정질 실리콘 박막 위에 알루미늄 패턴을 형성하여 선택적으로 레이저 빔을 차단시키고, 액상 실리콘의 열을 금속박막을 통해 방출시킴으로써 다결정 실리콘 결정립의 수평성장을 유도할 수 있다. 제안된 레이저 결정화 방법을 이용하여 최대 1.6 μm 의 수평성장 결정립을 형성하였고, 알루미늄 패턴의 경계로부터 결정립을 성장시킴으로써 결정립 경계의 위치를 제어하였다. 제안된 방법을 이용하여 제작한 다결정 실리콘 박막 트랜지스터는 기존의 다결정 실리콘 박막 트랜지스터에 비해 전계효과 이동도 및 온/오프 전류비 등의 전기적 특성이 우수하였다.




그림 1. 제안된 구조, 세 부분의 수평성장한 결정립과 두 부분의 선택적으로 도핑된 영역의 개략도.

1. 서 론

다결정 실리콘 박막 트랜지스터는 우수한 전류구동 특성으로 인하여 고성능 액정 디스플레이에 적합한 화소 구동 소자로 각광을 받고 있다. 특히 비정질 실리콘 박막을 엑시머 레이저 어닐링(excimer laser annealing, ELA)하여 제작한 다결정 실리콘 박막은 낮은 결정 결함 밀도로 인하여 우수한 전기적 특성을 보인다.[1]

그러나 ELA 공정으로 결정화된 다결정 실리콘 박막은 무질서한 결정립 구조로 인한 소자 특성의 불균일성과 큰 누설전류의 문제점을 안고 있기 때문에 결정립 구조를 조절할 수 있는 다양한 방법들이 논의되어 왔다. [2],[3] 특히 결정립의 연속적인 수평성장을 유도한 SLS(sequential lateral solidification)는 결정립 경계 (grain boundary)가 야기할 수 있는 문제점들을 억제할 수 있다고 보고되고 있지만 이 방법은 미세하게 기관의 움직임을 조절할 수 있는 복잡한 장치가 필요하며 공정 시간이 길다는 단점이 있다.[4]

본 연구의 목적은 새로운 ELA 공정을 통해 결정화한 다결정 실리콘 박막 내의 결정립 경계 밀도(grain boundary density)를 최대한 줄이는데 있다. 제안된 방법은 각각 source와 drain에서부터 결정립의 수평성장을 유도함으로써 채널영역에 결정립 경계밀도를 현저히 낮추는 장점이 있다. 제안된 ELA 방법을 그림1과 같은 소자구조에 적용하였다. 다결정 실리콘 박막 트랜지스터의 채널 가운데 두 곳에 선택적으로 n+도핑을 한 후, 도핑한 부분에만 Al을 패턴한 상태로 ELA공정을 하여 세 곳에서 결정립의 수평성장을 유도하였다. 제안된 구조는 채널 내에 선택적으로 도핑을 한 영역을 두어 OFF 상태에서 드레인과 소스 사이에 걸리는 전계를 도핑된 영역에 나누어 누설전류를 억제시키는 구조이다. 즉 선택적으로 도핑된 부분에 공간전하층이 생김으로써 전계의 분배효과를 볼 수 있다. 누설전류는 드레인과 소스 사이의 전계에 지수함수적으로 증가하므로 전계를 세 부분으로 나누어 준 새로운 소자에서는 OFF상태에서 생기는 누설전류를 줄일 수 있다.

2. 본 론

2.1 제안된 엑시머 레이저 어닐링 방법

제안된 ELA 공정을 그림 2에 표현하였다. 800A 두께의 비정질 실리콘 박막 위에 증착된 2000A 두께의 불투명한 알루미늄 박막은 레이저 빔을 선택적으로 반사시킨다.(알루미늄의 XeCl 엑시머 레이저 반사도는 95%이상) ELA 공정시의 액상 비정질 실리콘의 온도 변화도를 개략적으로 그림 2에 표현하였다. 그림 2에서와 같이 알루미늄 박막 위로(A부분) 조사된 레이저는 95% 이상이 반사되며, 알루미늄 패턴이 형성되어 있지 않은 곳(B부분)은 레이저를 흡수하여 비정질 실리콘의 온도가 상승한다. 그러므로 A부분의 온도는 레이저 빔 조사에도 불구하고 상온으로 유지된다.($T_{sub} - 20^{\circ}\text{C}$) 그러나 B부분은 비정질 실리콘의 녹는점인 950°C 이상으로 온도가 상승한다. 시간이 경과한 후($t_1 \rightarrow t_2$) 액상 비정질 실리콘의 열 에너지는 열전도도가 낮은 하부의 산화막보다는 A부분의 고상 비정질 실리콘을 통해 방출된다. 그러므로 고상 비정질 실리콘과 접한 액상의 실리콘영역이 급격히 냉각되어 결정립이 성장하기 시작한다. 또한 알루미늄 박막의 열전도도가 높기 때문에 A부분으로 방출된 열들이 빠르게 Al으로 방출되게 된다.




그림2. 제안된 ELA공정, Al 패턴은 레이저반사도가 높기 때문에 A부분에만 레이저가 입사된다.

그림 1의 A부분과 B부분의 경계점에서 수평방향의 결정립이 형성되는 동안, 알루미늄에서 밀리 떨어진 액상의 실리콘 영역에서는 하부의 산화막을 통하여 열에너지가 빠져나가면서 작은 결정립들이 형성된다. 따라서 두 Al 패턴 사이의 길이가 각각 수평성장된 결정립의 크기의 합보다 작아야만 큰 결정립으로만 이루어진 채널을 형성할 수 있다. 또한 각각의 수평성장된 결정립들의 평균 크기는 레이저 에너지 밀도가 증가할수록, 기판의 온도가 높을수록 커진다. 그림 3은 제안된 방법에서의 ELA 공정 조건에 따라서 한 쪽 방향으로 수평성장된 결정립의 평균 크기를 보여준다. 결정립의 크기는 최대 1.5 μm 까지 증가함을 실험을 통해 확인할 수 있었다. 그림 4는 제안된 ELA 공정으로 재결정화된 다결정 실리콘 막의 평면 TEM(transmission electron microscope) 사진이다. 알루미늄 박막 사이의 간격이 2 μm 이므로 양 쪽의 비정질 실리콘 영역으로부터 자라난 결정립들은 가운데 부분에서 단 한 개 만의 결정립 경계를 갖게 되었다. 또 결정립 성장 방향으로 형성된 결정립 경계들은 전류흐름과 같은 방향이기 때문에 소자 특성에 큰 영향을 미치지 않을 것으로 유추된다. 실제로 제안된 새로운 ELA 공정을 사용한 다결정 실리콘 박막 트랜지스터를 제작하였다.




그림 3. 한 방향으로 수평성장한 결정립의 평균크기와 ELA 조건(레이저 에너지 밀도, 기판온도) 사이의 관계.




그림 4. 제안된 ELA 방법으로 재결정화된 다결정 실리콘의 TEM image.

2.2 실험 방법

5000Å 두께의 산화막 위에 800Å 두께의 비정질 실리콘 박막을 PECVD(plasma enhanced chemical vapor deposition)를 이용하여 증착하고 패터닝하여 TFT(thin film transistor)의 채널 활성층 영역을 형성하였다. 사진 공정을 통하여 형성된 PR 패턴이 있는 기판에 n+ 이온주입을 함으로써 선택된 영역에 자기정렬 방식으로 도핑을 하였다. 2000Å의 Al 막을 증착한 후, lift-off 방법을 이용하여 PR을 제거하면서 Al 박막을 패터닝 하였다. (그림 5 (a), (b)) Al 패턴 사이의 공간은 각각의 채널 길이가 되므로 세 개의 2 μm 길이의 채널, 총 6 μm 의 채널이 다결정 실리콘 박막에 형성된다. 각각의 채널 사

이의 연결은 앞에서 소스, 드레인을 만들기 위한 n+ 이온주입과 동시에 이루어졌다. 이 후에, XeCl 엑시머 레이저($\lambda=308\text{nm}$, 5mm \times 5mm)를 350mJ/cm²의 에너지 밀도로 한 번 조사함으로써 결정립의 수평성장을 유도하였다. 그 후, Al 패턴을 제거한 후 dopant의 활성화를 위해 ELA 과정을 다시 한 번 수행하였다.(그림 5 (c)) 이어서 1000Å의 두께를 갖는 TEOS(tetraethylorthosilicate) 박막을 게이트 산화막으로서 증착한 후, 3000Å 두께의 Al을 게이트 전극으로 증착하였다. 이런 과정을 거쳐 완성된 소자 구조는 그림 5(d)와 같다. 또한 새로운 ELA 공정과 일반적인 ELA 공정을 비교하기 위해서 일반적인 ELA 공정을 이용한 다결정 실리콘 박막 트랜지스터도 제작하였다.




그림 5. 공정 순서를 나타낸 개략도, 소스와 드레인의 도핑과 채널 내에서 선택된 영역의 도핑은 동시에 이루어진다.

2.3 실험 결과 및 토의

그림 6은 제안된 방법으로 제작한 TFT와 일반적인 방법으로 제작한 TFT의 전달 특성을 비교한 그림이다. 앞서서도 언급한 바와 같이, 제안된 ELA 공정을 이용하여 TFT를 제작하면 2 μm 의 다결정 실리콘 영역에 단 하나의 결정립 경계를 갖게된다. 그러므로 새로운 소자 구조는 이런 2 μm 의 채널 세 개가 직렬로 연결된 구조로 된다. 기존의 방법으로 제작된 TFT와의 비교를 위해 6 μm (제안된 구조의 실제 유효채널 길이)의 채널 길이를 갖는 TFT와 10 μm (제안된 구조의 총 채널 길이)의 채널 길이를 갖는 TFT를 기존의 방법으로 제작하였다. 제안된 TFT의 최대 전계효과 이동도는 246cm²/Vsec 으로 기존의 방법으로 제작한 TFT의 최대 전계효과 이동도보다 세 배이상 높은 것을 확인할 수 있었다. (기존 TFT의 경우 채널길이가 6 μm , 10 μm 일 때 전계효과 이동도는 각각 63cm²/Vsec, 80cm²/Vsec 이다.) 새로운 ELA공정으로 제작한 TFT는 다결정 실리콘 박막 내의 결정립 경계의 밀도를 줄여주기 때문에 전계효과 이동도가 증가하게 된다. 그 밖의 중요한 전기적

특성인 문턱전압 및 문턱 이전 기울기와 온/오프 전류비 ($V_{th}=0.9V$, $S=0.81V/decade$, $I_{on}/I_{off}=6.3 \times 10^6$) 역시 기존 방법으로 제작한 소자의 전기적 특성($V_{th}=1.5V$, $S=0.84V/decade$, $I_{on}/I_{off}=3.2 \times 10^5$)보다 훨씬 우수함을 확인할 수 있다.




그림 6. 제안된 다결정 실리콘 박막 트랜지스터와 기존의 다결정 실리콘 박막 트랜지스터의 전달 특성 곡선.

그림 7은 레이저 에너지 변화에 따른 일반적인 TFT와 새로운 TFT의 전계효과 이동도 변화를 보여주고 있다. 기존의 TFT는 레이저 에너지 변화에 따라 결정립의 크기 변화가 심한데 비해, 제안된 TFT의 경우는 Al 패턴 사이의 길이가 고정되어 있어 결정립의 구조 자체가 거의 변하지 않기 때문에 전계효과 이동도의 변화가 거의 없다. 따라서 제안된 ELA 공정으로 제작한 다결정 실리콘 박막 트랜지스터는 레이저 에너지 변화에 상관없는 우수한 전기적 특성을 갖는다.




그림 7. 제안된 TFT와 기존의 TFT의 레이저 에너지 변화에 의한 전계효과 이동도의 비교.

또한 새롭게 제안된 구조를 채택한 TFT는 OFF상태에서 드레인에 걸리는 전계가 선택적으로 도핑된 세 부분의 영역으로 나뉘지게 된다. 누설전류는 전계에 지수함수적으로 비례하기 때문에 세 부분으로 나뉘어진 전계는 기존의 TFT보다 누설전류가 줄어들게 되는 효과를 볼 수 있다. $V_G=-15V$, $V_D=10V$ 일 때, TFT의 채널 내의 전계분포를 시뮬레이션 한 결과를 그림 8에 나타내었다. 또한 실험을 통하여 그림 9에서 보여준 전달특성 곡선에서도 기존의 TFT보다 제안된 ELA 공정과 구조를 채택한 TFT의 누설전류가 현저히 감소함을 알 수 있다.




그림 8. OFF일 때, 채널 내에 걸리는 전계의 분포. ($V_G=-15V$, $V_D=10V$)




그림 9. 여러 가지 방법으로 제작된 다결정 실리콘 박막 트랜지스터의 전달 특성 곡선.

3. 결 론

본 연구에서는 다결정 실리콘 박막의 결정립 구조와 크기를 제어할 수 있는 새로운 엑시머 레이저 어닐링 방법을 제안하였다. Al 마스크를 이용한 새로운 ELA공정은 결정립의 수평성장을 유도하여 다결정 실리콘 박막 채널 내의 결정립 경계를 단 하나로 만들어 결정립 경계로 야기되었던 문제점들을 해결하였다. 또한 다결정 실리콘 박막 내에 선택적으로 도핑을 하여 OFF상태에서 야기되는 누설전류 (leakage current)를 현저하게 감소시켰다. 제안된 방법을 채택하여 제작한 다결정 실리콘 박막 트랜지스터는 기존의 방법으로 제작한 다결정 실리콘 박막 트랜지스터보다 현저히 우수한 전기적 특성과 안정성이 나타남을 실험을 통해 확인하였다.

[참 고 문 헌]

- [1] R. E. Proano, R. S. Misage and D. G. Ast, *IEEE Trans. Electron Devices*, vol. 36, p. 1915, 1989.
- [2] N. Yamauchi, J.-J. J. Hajjar, and R. Reif, *IEEE Trans. Electron Devices*, vol. 38, p. 55, 1991.
- [3] R. S. Sposili and J. S. Im, *Appl. Phys. Lett.*, vol. 69, p. 2864, 1996.
- [4] M. A. Crowder, P. G. Carey, P. M. Smith, R. S. Sposili, H. S. Cho, and J. S. Im, *IEEE Electron Device Lett.*, vol. 19, p. 306, 1998.