

강유전성 스위칭 소자의 등가회로 모델과 특성 시뮬레이션

김진홍*, 흥성진, 최종선
홍익대학교 전자전기공학부

Equivalent Circuit Modeling and Characteristics Simulation of Ferroelectric Switching Devices

Jin Hong Kim*, Sung Jin Hong, Jong Sun Choi
School of Electronics and Electrical Engineering, Hongik University

Abstract- We have investigated for the modeling and the simulation of the ferroelectric capacitor and MFS TFT (Metal-Ferroelectric-Semiconductor Thin Film transistor). For ferroelectric capacitor modeling, we adopted the equivalent circuit model which consists of a nonlinear capacitor, a nonlinear resistor, and a linear capacitor. MFS TFT have been modeled by combining the ferroelectric capacitor and Bsim3 MOSFET model. Our simulations show the characteristics of ferroelectric capacitor and MFS TFT.

1. 서 론

정보화 사회의 발전과 더불어 비휘발성의 특성을 가지는 강유전성 메모리(FRAM) 등 강유전체에 대한 관심과 연구가 활발해지고 있다. 강유전성 물질은 전계에 의해 분극을 일으키고 전계를 제거한 뒤에도 일정량의 분극상태를 유지하는 고유한 특성을 가지고 있다. 이러한 강유전체의 이력특성은 강유전체에 가해지는 전압과 시간에 관한 함수로 정의되어져야 하기 때문에 모델링의 많은 어려운 요소를 가지고 있다. 현재까지 알려진 강유전체의 모델은 스위칭의 시간천이 전류의 변화를 기본으로 한 Current-Based Switching Model. 이력특성곡선을 수학적인 함수를 이용하는 수학적 모델 등이 있다^[1]. 그러나 스위칭의 시간천이를 기초로 하는 모델은 이력 특성 곡선을 제공하지 못하고, 수학적 모델은 강유전체의 분극의 물리적 현상에 기초하고 않은 것이기 때문에 정확한 시뮬레이션 방법이라고 하기는 힘들다. 본 연구에서는 2중 전위우물의 전자 천이확률을 강유전체의 분극 천이와 유사한 형태로 보는 반실험적 강유전체 박막의 모델을 기반으로 강유전체를 유전층으로 사용한 강유전성 커패시터(Ferroelectric Capacitor)와 이 모델을 이용하여 게이트 절연층을 강유전성 물질로 사용한 MFS TFT (Metel-Ferroelectric-Semiconfuctor Thin Film Transistor)의 등가회로 모델과 강유전 특성을 시뮬레이션해 보았다. 기존의 Spice-macro모델의 시뮬레이션에서는 곤란했던 비 선형적 성분의 함수화를 회로 시뮬레이터인 APLAC^[4]을 사용하여 적용하였다. 이 때문에 Spice-macro 모델의 sub-circuit을 이용한 근사방법을 사용할 필요가 없기 때문에 보다 손쉽고, 효율적인 방법이라 하겠다.

2. 본 론

2.1 모델링

본 연구모델의 방정식은 반 실현적 강유전체 박막의 모델을 기본으로 하고 있다^[2,3]. 강유전 커패시터는 그림1과 같은 등가회로 모델로 나타내어질 수 있다. C_0 는 일정한 값을 가지는 선형적 커패시턴스 성분이고, C_{FE}

는 강유전체의 비 선형적인 커패시턴스 성분을 나타내고, R_{FE} 는 비 선형적인 저항용량을 나타낸다. C_{FE} 와 R_{FE} 는 시간과 전압에 대한 함수의 식으로 표현되어지는데, 이는 2중 전위우물(double potential well)의 전자천이 확률이 강유전체에서 이온의 다른 상태로의 분극천이와 유사한 형태를 갖는다는 것에 기초하였다^[3].




그림 1. Ferroelectric capacitor의 등가회로 모델

V_F 는 강유전 커패시터의 양단에 걸리는 전압이고, V_c 는 강유전물질의 항전계(coercive voltage), V_0 는 V_F 와 $f\uparrow$ 의 경사도를 나타내는 피팅 파라미터, ΔV 는 인가되는 전압의 단위시간당의 증가분이라 한다면 up 상태로의 천이확률 $f\uparrow \cdot \Delta V$ 에서, $f\uparrow$,

$$f\uparrow = \frac{1}{1 + e^{-(V_F - V_c)/V_0}} \cdot \frac{1}{V_0} \quad (1)$$

강유전체의 분극상태가 up과 down 두가지만 있다고 가정하면 $P\uparrow + P\downarrow = 1$ 이 된다. 여기에서 $P\uparrow$ 은 강유전물질에 가해지는 전압이 증가하는 방향일 때 (+sweep)의 분극 상태밀도이고, $P\downarrow$ 은 전압이 감소하는 방향의 (-sweep)의 분극 상태밀도를 나타낸다. up 방향의 분극상태밀도의 단위시간당의 증가분 $\Delta P\uparrow$ 는,

$$\Delta P\uparrow = (1 - P\uparrow) \cdot f\uparrow \cdot \Delta V \quad (2)$$

(1)식을 (2)식에 대입하고, 이를 초기 분극밀도 $P\uparrow_i$ 에서 $P\uparrow$ 까지 적분하게 되면,

$$P\uparrow = 1 - (1 - P\uparrow_i) \cdot \frac{1 + e^{((v_i - V_c)/V_0)}}{1 + e^{((V_F - V_c)/V_0)}} \quad (3)$$

여기에서 v_i 는 초기 전압을 나타낸다. up 상태일 때의 분극전하량 $Q\uparrow$ 은

$$Q\uparrow = P_{sat}(P\uparrow - P\downarrow) + C_0, V = P_{sat}(2P\uparrow - 1) + C_0 \cdot V \quad (4)$$

up 상태일 때의 비 선형적 커패시턴스 성분 $C_{FE\uparrow}$ 은,

$$C_{FE\uparrow} = \frac{dQ\uparrow}{dV} = 2P_s \cdot (1 - P\uparrow) \cdot f\uparrow + C_0 \quad (5)$$

비선형적 저항성분은 $R_{FE\downarrow} = \tau/C_{FE\downarrow}$ 이 된다. 여기에서 τ 는 분극완화시간을 나타내는 상수이다. $C_{FE\downarrow}$ 은 $P\downarrow = 1 - P\uparrow$ 의 관계를 적용시켜 구할수 있다.

2.2.1 강유전 커패시터 (Ferroelectric capacitor)

위의 모델링에서 강유전성 커패시터를 구성하는 비선형적인 성분에 대한 식을 풀면 전압과 시간에 대한 함수를 얻을 수 있다. 반도체 및 회로 시뮬레이터인 APLAC^[4]에서는 커패시터와 저항에 대해 임의의 함수식을 직접 적용시킬수 있는 기능이 있다. 함수로서 고려해야 할 요소로서는 비선형적 성분인 C_{FE} , R_{FE} , 강유전 커패시터 양단에 가해지는 전압의 함수 $V_{INPUT}(t)$ 와 up과 down의 분극방향을 규정 지을 수 있을 전압의 미분함수 $V'_{INPUT}(t)$ 의 함수가 필요하다. 즉, $V'_{INPUT}(t)$ 가 0보다 크다면 분극방향은 up을 나타내며 그때의 비 선형적인 성분을 $C_{FE\downarrow}$, $R_{FE\downarrow}$ 함수로 적용시켜야 하고, $V'_{INPUT}(t)$ 가 0보다 작다면 down방향의 분극상태이므로 $C_{FE\uparrow}$, $R_{FE\uparrow}$ 의 함수를 적용 시켜야 한다. 그림2에서는 이러한 조건을 적용시켜 강유전 커패시터의 전하량 대 전압의 이력특성을 시뮬레이션 해 보았다.




그림 2. 강유전 커패시터의 이력특성곡선 (Q-V)

그림3에서는 강유전 커패시터의 커패시턴스 대 전압 특성을 나타내었다. up 분극상태와 down 분극상태 일 때의 강유전 커패시턴스 성분이 각기 다름을 알 수 있다.




그림 3. 강유전 커패시터의 C-V특성곡선

표.1 시뮬레이션에 사용된 파라메타의 종류

항목	물리적의미	값
V_c	항전계	2V
P_{sat}	포화 분극량	$20\mu\text{C}/\text{cm}^2$
C_0	선형 커패시턴스	$1.25\mu\text{F}/\text{cm}^2$
V_o	경사도 피팅 파라메타	0.5V
τ	완화시상수	100ns
$P\uparrow i$	초기 분극치	$0.5\mu\text{C}/\text{cm}^2$
v_i	초기 인가전압	0V

2.2.2 MFS TFT (Metal-Ferroelectric-Semi Thin Film Transistor)

강유전 커패시터의 모델을 이용해서 게이트 절연층을 강유전체로 사용한 트랜지스터인 MFS TFT의 소자특성을 시뮬레이션 할 수 있었다. MFS TFT의 모델은 Bsim3 MOSFET 모델의 게이트 노드에 강유전 커패시터를 연결하는 형태로서 그림4에 나타내었다.





그림 4. MFS TFT의 등가회로 모델

그러나, Bsim3 MOSFET 모델은 고유한 게이트 절연층 커패시턴스 성분, C_{ox} 을 가지고 있기 때문에, 게이트 노드와 강유전 커패시터의 직접적인 연결은 게이트절연커패시턴스 성분을 2중으로 적용하는 형태가 된다. 그림4의 모델은 강유전 커패시턴스 C_F 와 MOSFET의 고유의 게이트 커패시턴스 C_{ox} 가 직렬연결의 형태이므로 총 커패시턴스는 $C_F + C_{ox} = \frac{C_F \cdot C_{ox}}{C_F + C_{ox}}$ 가 된다. 그러므로 Bsim3 MOSFET의 게이트 절연층 커패시턴스 성분인 C_{ox} 를 default의 값보다 크게 해주면 즉,



$$C_F \ll C_{ox}$$

그림 5. MFS TFT의 C_{ox} 성분에 따른 transfer 특성

라면 총 커패시턴스는 C_F 가 되기 때문에 MFS TFT의 게이트 절연층의 총 커패시턴스가 강유전 커패시터의 커패시턴스 성분인 C_F 가 되어 게이트 절연 커패시턴스의 2중 적용을 막을 수 있다. C_{ox} 값은 Bsim3 MOSFET의 모델 파라미터인 T_{ox} 의 값을 조정함으로써 default의 값보다 크게 조정할 수 있다. 그림5에서는 MFS TFT의 transfer특성을 시뮬레이션 해 보았다. 강유전 커패시터는 표1의 조건을 사용하였고, Bsim3 MOSFET model을 적용하였다. MFS TFT의 transfer특성은 게이트 전압의 인가방향에 따라서 흐르는 드레인 전류가 차이가 나는 것을 볼 수 있는데, 이는 강유전 물질로 사용한 게이트 절연층에서의 이력 특성 때문이다. 전계가 증가하는 방향으로 가했을때는(up sweep) 일반적인 트랜지스터와 같은 transfer특성을 갖지만, 전계를 다시 감소 시켰을때는(down sweep) 강유전체에 잔존분극에 의한 일정량의 전하가 남아 있기 때문에 같은 인가전압에서도 up sweep과 down sweep의 드레인 전류가 다른 이력특성을 나타내는 것이다. 또한 Bsim3 MOSFET model의 C_{ox} 값을 default로 적용했을때보다 10배로 증가시켜서 적용 시켰을 때 강유전 커패시터의 영향이 많이 받아 드레인 전류의 값이 증가하며 보다 명확한 이력특성의 곡선을 나타낼 수 있다.




그림 6. MFS TFT의 P_{sat} 에 따른 transfer 특성

그림6 에서는 강유전체의 잔존분극량을 결정하는 요소인 P_{sat} 가 각각 $10\mu\text{C}/\text{cm}^2$, $20\mu\text{C}/\text{cm}^2$ 일때의 transfer특성을 시뮬레이션 하였다. P_{sat} 가 커지면 전계를 제거했을 때 남아있는 잔존 분극량도 커지기 때문에 드레인 전류도 높게 나타남을 확인 할 수 있다.

3. 결 론

본 연구에서는 강유전 커패시터와 강유전 물질을 게이트 절연층으로 사용한 박막 트랜지스터 (MFS TFT)의 모델과, Q-V, C-V, 그리고 transfer특성을 시뮬레이션 해 보았다. 본 논문에서는 Spice-macro 방법이 아닌, 반도체회로 시뮬레이터인 APLAC을 통해 비 선형적인 함수요소를 직접 회로에 적용하는 방법을 사용하였기 때문에 강유전 스위칭소자의 특성에 영향을 주는 파라메타를 손쉽게 변화시켜가며 적용 시켜볼 수 있었고, 이에 대해서 그 물리적인 의미가 시뮬레이션 결과와 부합됨을 확인할 수 있었다. 본 연구의 방법과 결과는 강유전체 스위칭소자와 강유전체 응용분야에 유용하게 적용될 수 있으리라 예상된다.

(참 고 문 헌)

- [1] Ali Sheikholeslami and P.Glenn Gulak, "A Survey of Behavioral Modeling of Ferroelectric Capacitor", IEEE Transaction of Ultrasonic, 44.4 pp.919-922, 1997
- [2] Kyunam Lim, K. Kim, S. Hong and Kwyro Lee, "A Semi-empirical CAD model of ferroelectric capacitor for Circuit simulation", Integrated Ferroelectrics, Vol.17, pp. 97-104, 1997
- [3] Shi-Ho Kim, "A Circuit simulation Model of Ferroelectric Capacitors and its AHDL Implementation" Journal of Institute of Electronics Engineers of Korea 37(10), pp. 25-31, 2000
- [4] Oy Kotkan , "APLAC language" Aplac Solutions Corporation ver.2000 Edition, pp.33-123
- [5] Douglas E. Dunn, "A Ferroelectric Capacitor Macromodel and Parameterization Algorithm for Spice Simulation", IEEE Transaction of Ultrasonic, 1994
- [6] D.B.A Rep and M.W.J Prins, "Equivalent-circuit modeling of ferroelectric switching devices", Journal of Applied Physics 85(11), pp. 7923-7930, 1999
- [7] B. J. iang, P. Zurcher, R. E. Jones, S. Gillespie, and J. Lee, "Computationally efficient ferroelectric capacitor model for circuit simulation" Technical Digest of Symposium on VLSI Technology, pp.141-142, 1997