

AC PDP의 Ramp 파형 개선에 따른 Contrast ratio 향상에 관한 연구

이성현*, 김동현*, 김영기*, 허정은*, 신중흡**, 이호준*, 박정후*

*부산대학교 전기공학과, **동의대학교 전기공학과

Ramp Waveform Generating Circuit for Improving the Contrast Ratio in AC Plasma Display Panel

Sung-Hyun Lee*, Dong-Hyun Kim*, Young-Kee Kim*, Jeong-Eun Heo*, Joong-Hong Shin**
Ho-Jun Lee*, Chung-Hoo Park*

* Dept. of electrical Engineering, Pusan National University

** Dept. of electrical Engineering, Dong-Eui University

Abstract - The voltage controlled ramp waveform(VCR) has recently been used in the reset period prior to addressing for plasma display. However, in this paper, the current controlled ramp waveform(CCR) which may prevent the oscillation of gap voltage cause current growth and decrease the background luminance has been suggested. As a result, in case of CCR method, the contrast ratio was about 14% increased compared with VCR method, whereas the addressing and sustain discharge characteristics of CCR method were same with those of VCR method.

1. 서 론

최근 ac plasma display panel 구동에서 reset 기간에 전압 ramp 파형이 주로 이용되고 있다. 전압 ramp 파형을 적용한 경우에는 addressing 전압을 낮출 수 있을 뿐 아니라, 패널 제작 공정상의 오차 마진도 넓힐 수 있으며 reset 기간에 배경광을 줄임으로써 dark room contrast ratio를 개선할 수 있는 장점이 있다.[1-3] 일반적으로 전압 ramp 파형의 방전기구를 고찰한 보고서에 의하면 방전 셀의 gap에 전압이 서서히 인가될 때, 각 셀내의 방전 gap 전압이 방전개시전압(V_b)에 이르기 전까지는 방전이 일어나지 않는다. 이후 gap 전압이 V_b 전압을 초과함과 동시에 방전이 발생하며 ramp 전압 상승에 따라 방전에 의해서 발생한 벽전압의 상쇄분과 인가전압의 상승분에 의해서 방전 gap 간에는 항상 일정한 gap 전압을 유지하게 되는 것으로 알려져 있다.[1-4] 또한 V_b 값이 다른 각각의 셀에 대해서도 ramp 전압의 증가에 따라서 각각의 셀은 정해진 V_b 에서 점진적으로 방전을 일으켜 최종적으로 전체 셀내에 동일한 gap 전압을 유지하게 된다.[2-3] 이 때 균일한 악방전의 결과 낮은 휴드의 배경광을 나타내게 된다. 그러나, 이러한 이론은 ideal한 경우를 전제 조건으로 한다. 실제 셀에 있어서는 전류의 증가에 의해 gap 전압이 V_b 를 초과하게 되고 ideal 경우와는 달리 어느 정도 oscillation 하게 되는 것으로 알려져 있다.[2] 만약 이러한 순간적인 전류 증가에 의한 gap 전압의 oscillation 현상을 적절히 제어하지 못한다면 패널 상태는 불안정해 질 것이고, 이후에 addressing 실패를 유발함으로써 정확한 고화질 화상을 구현할 수 없게 될 것이다.

이와 같이 각 셀의 전압 특성에 무관하게 일정한 기울기를 가지는 ramp 전압을 인가할 경우 cell 특성에 따라서 전류가 급격히 성장하는 현상이 발생할 수 있다. 이러한 현상은 background 광을 증가시키는 요인이 되며 이로 인해 contrast ratio를 감소시킬 수 있을 것이

다.

그러므로 본 연구에서는 ramp 전압을 구현하는 방식에 있어 일반적으로 사용되는 전압제어 방식의 ramp 파형(Voltage Controlled Ramp waveform : VCR)의 이러한 문제점을 해결하기 위해서 cell 내에 흐르는 전류를 제어할 수 있는 전류제어 방식의 ramp 파형(Current Controlled Ramp waveform : CCR)을 제시하여 그 특성을 고찰하였다.

2. 실험 방법

본 연구에서는 7 inch test PDP를 사용하였다. 총 scan line 수는 60 line이며, 42인치 VGA급의 resolution을 지니고 있다. 또한, 실제 대각 42인치의 PDP와 구동 조건을 맞추기 위해서 scanning 폴스 폭은 3μs로 하였고, 총 address 기간은 1ms, 그리고 총 주기는 2ms로 구동 조건을 설계하였다.




그림 1. 구동파형의 개략도

그림 1은 본 연구에서 사용한 구동파형의 개략도로서 오방전 없이 안정한 구동을 할 수 있는 범위에서 ramp 파형의 기울기를 가변하면서 contrast ratio를 측정할 수 있도록 하였다. address 기간이나 sustain 기간에서도 100~200ns의 rising time을 가지도록 저 impedance 회로로 구현하였으며, 측정계에서 반사에 의해 destortion이 발생하지 않도록 실장계에도 주의하여 설계하였다.

그림 2(a)는 기존의 전압제어방식의 ramp 파형(VCR)을 만들기 위한 회로도이다. FET gate의 가변저항과 drain과 gate 사이의 capacitor에 의한 RC 충방전 시간에 따라 일정한 기울기로 전압이 증가하는 ramp 파형이 만들어진다. 그림 2(b)는 전류제어방식의 ramp 파형(CCR)을 만들기 위한 회로도이다. FET의 source와 패널 사이에 가변저항을 두었고, 이 가변저항과 FET에 인가되는 12V정전압원의 floating ground가 접하도록 설계되어 있다. 이 경우 FET를 turn on시키는데는 약 3~4V의 전압이 요구되는데 일정한 DC 전압(12V)을 인가한 경우 패널 방전에 의해 방전전류가




그림 2. Ramp 파형 발생 회로의 개략도

흐름으로써 가변저항 양단의 전압강하가 나타나면 N channel FET의 gate와 source 사이에는 상대적으로 전압 drop이 발생하여 FET가 turn off 되도록 하여 ramp와 같은 전압 slope을 형성하도록 한 회로이다.

2. 실험 결과 및 고찰





그림 3. Ramping up/down 시간에 따른 배경광 휴도 및 full white 휴도


그림 3은 setup 파형의 ramping up과 down의 시간에 따른 VCR과 CCR의 배경광 및 full white 휴도를 보여준다. 지금까지 알려진 바에 의하면 ramp 기울기가 $10V/\mu s$ 이내가 되면 전체 패널 구동특성에는 별 영향을 미치지 않고, 다만 기울기에 따라서 배경광량이 달라진다고 보고되어져 왔다.[3] 그러므로 본 연구에서 선택한 $50\mu s \sim 150\mu s$ 의 범위는 ramping up 시 $1.5V/\mu s \sim 5V/\mu s$ 내의 영역이며, ramping down 시에는 $1V/\mu s \sim 4V/\mu s$ 내의 영역이기 때문에 구동의 측면에서는 거의 동일한 패널 안정도를 지니는 범위라고 할 수 있다. 그리고, 현재 이 영역이 실제 field에서 쓰여지고 있는 ramping up과 down의 시간 영역이기 때문에 본 연구에서도 $50\mu s \sim 150\mu s$ 의 범위에서만 실험을 행하였다.

그 결과 VCR과 CCR 모두 ramping up과 down 시간이 짧아질수록 강방전에 의해 배경광 휴도가 증가하였다. 다만, CCR의 경우 VCR에 비해 전체적으로 배경광 휴도가 낮음을 알 수 있다. 이는 VCR의 경우 방전 cell의 특성상 전류가 급속히 성장하는 cell이나 그로 인해 셀 내 gap 전압이 oscillation 하는 경우가 발생할


수 있지만, CCR의 경우는 그러한 전류를 다소 억제시키는 역할을 하게 됨으로 배경광 휴도를 줄인 것으로 생각된다. 배경광 휴도의 감소에 따라 CCR의 contrast ratio가 VCR에 비해 주어진 동일 조건 하에서 4~6% 정도 향상되었다. CCR ramping up/down $100\mu s / 75\mu s$ 는 VCR $100\mu s / 150\mu s$ 와 그리고, CCR ramping up/down $100\mu s / 100\mu s$ 는 VCR $150\mu s / 125\mu s$ 동일한 배경광 휴도를 나타내었지만 full white 휴도가 증가함으로써 각각 약 11%와 14% 정도의 contrast ratio 향상을 얻을 수 있었다. CCR의 이러한 효과는 셀 수가 많아지는 고정세, 대화면으로 갈수록 더욱 현저히 나타날 것으로 생각된다.



(a) Discharge cell



(b) VCR



(c) CCR

그림 4. PSPICE simulation 결과

그림 4는 그림 3의 결과를 뒷받침하기 위하여 VCR과 CCR을 회로적으로 simulation한 결과이다. PSPICE를 사용하여 simulation 하였으며, 방전 셀은 positive-resistance discharge 특성을 구현하기 위해 종래 알려져 있던 그림 4(a)와 같이 모식화 하였다.[4] VCR과 CCR 모두 동일하게 180V의 sustain 전압과 450V의 setup 전압을 인가하였으며, 210V에서 zener diode가 breakdown 되도록 design 하였다. 그 결과 CCR의 경우 방전이 발생하는 지점에서 전압 파형이 전류 제어 현상으로 꺾여지는 현상이 발생함을 알 수 있다. 이로써 방전 전류의 양은 VCR에 비해 적게 되지만, 전압 slope는 VCR과 같이 일정한 기울기를 가지는 ramp 형태를 유지하게 된다. 회로 simulation의 결과로도 CCR의 경우가 방전전류를 제어함으로 배경광을 줄일 수 있으리라 예측할 수 있다.

그림 5는 실제 VCR과 CCR 적용 시 전압파형과 배경광에 의한 광파형을 나타내고 있다. Simulation의 결과와 같이 CCR 적용시에 전압파형의 큰 웨곡은 발생하지 않았으며, VCR과 유사한 slope를 나타내고 있다. 그러나 광파형에서도 다소 CCR의 광량이 VCR에 비해서 적음을 볼 수 있으며 실제 광파형을 적분한 결과 ramping up/down에 의한 광량이 약 5% 정도 CCR 쪽이 적음을 알 수 있었다.

그림 6은 VCR과 CCR의 addressing 시 전하량과




그림 5. VCR과 CCR 방식 적용 시 인가전압과 광파형




그림 6. Ramping up/dwon 시간에 따른 addressing time과 방전전하량

addressing time(5-6)을 나타내고 있다. CCR의 경우 방전전류를 제어함으로써 충분한 벽전하를 쌓거나 소거시키지 못해 addressing 방전에 영향을 줄 수 있으리라 생각된다. 그러나, 실험 결과의 의하면 addressing 시 총 전하량은 ramping up과 down의 시간에 따라서 단위 셀당 약 17.5~18 [pC] 사이의 영역으로 VCR과 CCR이 거의 동일한 것으로 나타났다. Addressing time 또한, 두 type 모두 약 900ns 정도로 거의 동일한 특성을 나타내었다. VCR의 경우 ramping up 기간에서 급속한 전류 증가 셀의 영향으로 광량의 증가는 물론 필요 이상의 벽전하가 셀 내에 쌓일 수 있으며, 이다량의 벽전하를 ramping down 시에 적정한 V_b 전압을 유지하면서 소거시키기 때문에 또 다시 많은 광을 방출하게 될 것이다. 이와는 반대로 CCR의 경우는 ramping up과 down 기간에서 방전전류를 제어하면서 gap 전압을 V_b 로 유지하기 때문에 VCR에 비해 상대적으로 gap 전압의 oscillation 현상이 줄어들 것이며, 그에 따라 방출되는 광량도 VCR에 비해 적을 것으로 생각된다. 그러나 ramping down 기간 중 소거 방전 시에 두 type 모두 gap 전압을 $V_b - \alpha$ 로 유지하려 하기 때문에 reset 방전 이후에는 두 type 모두 동일한 gap 전압을 유지할 것으로 생각된다. [3-4] 그러므로 CCR의 경우 이후 addressing 기간의 방전 특성은 VCR과 동일할 것으로 생각된다.

그림 7은 sustain 시의 전하량과 방전전류 delay 및 방전전류 지속시간을 포함한 sustaining time을 나타내고 있다. VCR과 CCR은 모두 addressing 시의




그림 7. Ramping up/dwon 시간에 따른 Sustaining time과 방전전하량

방전 특성이 동일하였으므로 동일한 sustain 전압하에서 sustain 방전도 역시 동일함을 알 수 있다. 이로써 그림 3의 full white의 휴드가 VCR이나 CCR에 무관한 이유를 설명할 수 있다. 그러므로, ramping up/down의 시간 차에 따른 휴드 변화는 주기가 2ms로 고정되어 있는 상태에서 reset 시간의 변화에 따른 sustain 기간의 변화에서 기인한 것이라 할 수 있다.

3. 결 론

본 연구에서는 ac PDP의 reset 기간에 기존의 전압 제어 방식의 ramp 과정(VCR) 대신 방전전류를 제어할 수 있는 전류제어 방식의 ramp 과정(CCR) 발생회로를 제안하여 CCR 회로 적용 시 contrast ratio와 addressing 및 sustain 방전 특성을 조사하였다. 그 결과 CCR의 경우 ramping up/down 시간 변화 시 전체 실현 영역에서 VCR에 비해 약 5% 이상 contrast ratio가 증가하였으며, 동일한 배경광을 나타내는 CCR과 VCR의 ramping up/down 시간을 선정하여 contrast ratio를 서로 비교할 경우 CCR에서 약 14%정도 높은 값을 얻을 수 있었다. 그리고, CCR과 VCR 모두 addressing 및 sustain 방전 특성은 동일한 것으로 나타났다.

(참 고 문 헌)

- [1] L. F. Weber, Plasma Panel Exhibiting Enhanced Contrast, US Patent, US5745086, 1998
- [2] L. F. Weber, Stability of Positive-resistance Discharges for AC PDP, SID 00 Digest, pp114-117, 2000
- [3] K. Sakita et al, Analysis of a Weak Discharge of Ramp-Wave Driving to Control Wall voltage and Luminance in AC-PDPs, SID 00 Digest, pp110-113, 2000
- [4] L. F. Weber, Plasma Display Device Challenges, Asia Display 98 Digest, pp15-27, 1998
- [5] R. Yoshida, Plasma Display, Kyoritsu Ed. Japan, pp63-70, 1983
- [6] C. Punset et al, Addressing and sustaining in alternating current coplanar plasma display panels, J. Applied Physics Vol. 86, No. 1, pp124-133, 1999