순환 DFT에 기초한 광역 동기 위상 측정 장치의 ASIC 구현

An ASIC implementation of Synchronized Phase Measurement Unit based on Sliding-DFT

  • 김종윤 (중앙대학교 전자전기공학부) ;
  • 김석훈 (중앙대학교 전자전기공학부) ;
  • 장태규 (중앙대학교 전자전기공학부)
  • Kim, Chong-Yun (School of Electrical Engineering, Chung-Ang University) ;
  • Kim, Suk-Hoon (School of Electrical Engineering, Chung-Ang University) ;
  • Chang, Tae-Gyu (School of Electrical Engineering, Chung-Ang University)
  • 발행 : 2001.07.18

초록

본 논문에서는 다 채널 위상 측정 장치를 전용하드웨어로 구현하기 위한 설계 구조에 대하여 제시하였으며, 연산량이 많은 곱셈기를 시분할에 의해 공유하는 구조를 제시하였다. 또한 페이저 측정을 위한 Sliding-DFT 알고리즘을 순환 구현할 경우의 근사 구현 오차에 관한 정량적인 연구를 수행하였다. 이러한 오차 영향의 해석을 기반으로 하여 곱셈기 공유 구조를 적용한 위상 측정 장치를 설계하고, 설계한 하드웨어의 내부동작을 보여주는 시뮬레이션을 통해 설계의 정확성을 확인하였다.

키워드