

ADI 보간 알고리듬을 적용한 Color Space Converter 칩 설계에 관한 연구

이 치 우, 박 노 경, 전 현 준, *박 상 봉

호서대학교 정보통신공학과, *세명대학교 정보통신공학과

전화 : 041-549-5085 / 핸드폰 : 011-9412-3438

A study of the color De-interlacing ASIC Chip design adopted the improved interpolation Algorithm for improving the picture quality using color space converter.

Chi Woo Lee, Nho Kyung Park, Hyun Jun Jin, Sang Bong Park

Dept. of information communication, HOSEO University

E-mail : chiwoo@asic.hoseo.ac.kr

Abstract

A current TV-OUT format is quite different from that of HDTV or PC monitor in encoding techniques. In other words, a conventional analog TV uses interlaced display while HDTV or PC monitor uses Non-interlaced / Progressive-scanned display. In order to encode image signals coming from devices that takes interlaced display format for progressive scanned display, a hardware logic in which scanning and interpolation algorithms are implemented is necessary. The ELA (Edge-Based Line Average) algorithm have been widely used because it provided good characteristics.

In this study, the ADI(Adaptive De-interlacing Interpolation) algorithm using to improve the algorithm which shows low quality in vertical edge detections and low efficiency of horizontal edge lines. With the De-interlacing ASIC chip that converts the interlaced Digital YUV to De-interlaced Digital RGB is designed. The VHDL is used for chip design.

I. 서론

영상 처리하는 여러 방식 중에는 주사선 변환을 위한 보간 방식과 Color 신호처리를 용이하게 하기 위해 color 신호를 변환하는 Color Space Convert와 같은 것들이 있다. 주사선 변환을 위한 보간 방식이란 interlace 영상을 progressive 영상으로 변환하는 것을 말하며 기존의 보간 방식에는 ZOI, FOI, ELA와 같은 것 등이 있다. 이러한 보간 방식은 계산이 간단하고 하드웨어를 구현할 경우 쉽게 구현이 가능하다는 장점이 있으나 수평 방향의 윤곽선 이미지 효율이 낮은 점과 수직 윤곽선 방향의 검출 특성이 나쁘다는 단점이 있다.

본 논문에서는 기존의 보간 방식인 ZOI, FOI, ELA 알고리즘의 수평 및 수직 윤곽선 방향의 검출 특성이 좋지 않다는 단점을 시각적, 객관적으로 개선시킨 ADI(Adaptive De-interlacing Interpolation) 알고리즘을 적용하여 복합 영상 신호인 YUV 신호를 입력받아 영상을 보간 한 후에 Color Space Converter를 이용하여 RGB 신호로 변환한다. 최종 설계와 검증은 VHDL과 FPGA를 이용하여 동작을 확인하였다.

II. ADI 알고리즘 및 Color Space Converter 설계

1. ADI 알고리즘과 기존의 보간 알고리즘의 비교

ADI 알고리즘은 기존의 ELA 보간 알고리즘의 단점을 다음 두 가지 측면에서 고려하여 이미지를 시각적, 객관적인 면에서 개선시킨 알고리즘이다.

- (1) ELA 보간 알고리듬은 수직방향 90° 와 대각선 방향 각각 45° , 135° 에 대해서만 고려하여 보간 화소 데이터를 계산하여 L자 모양의 윤곽선일 경우 윤곽선 형태가 손상된다.
- (2) 실제 화소 보간값 계산시 수평 방향으로 라인이 없기 때문에 윤곽선이 통과하는지, 못하는지는 알 수가 없다.

위와 같은 문제점을 보완하기 위해 ADI 알고리즘은 ELA 알고리즘의 3×3 윈도우를 윤곽선은 연속적인 특징이 있음에 착안하여 그림 1과 같이 5×3 으로 확장하여 수직, 수평 윤곽선 방향을 편별하게 된다.




그림 1. ADI 알고리즘의
 5×3 윈도우

표 1은 ELA와 ADI 알고리즘의 PSNR을 비교한 것이다. Lena 이미지의 경우 ADI 알고리즘이 ELA 알고리즘 보다 0.5dB정도 개선되었고, Bridge와 Couple의 경우는 0.2dB 정도 개선되었음을 알 수 있다.

	Lena	Bridge	Couple	Peppers
ELA	35.9789	26.6718	30.7932	34.0391
Proposed	36.4889	26.8694	31.0343	33.8041

표 1. ADI 알고리즘과 ELA 알고리즘의 PSNR 비교

2. Color Space Converter 설계

YUV Color Space는 PAL, NTSC 신호에서 사용되어지

는 기본 컬라 스페이스이다. 그러나 대부분의 CRT 및 컴퓨터에서는 RGB Color Space를 사용하고 있기 때문에 YUV신호를 디스플레이 하기 위해서는 RGB 신호로 변환을 해주어야 한다.

디지털 YUV에서 디지털 RGB로 되는 식은 다음과 같다.

$$\begin{aligned} R &= Y + 1.371V \\ G &= Y - 0.698V - 0.336U \\ B &= Y + 1.732U \end{aligned}$$

위의 변환식에서 보는바와 같이 Color Space Converter의 하드웨어 설계 시에는 곱셈기 4개와 덧셈기 4개가 필요함을 알 수 있다. 본 논문에서는 기존의 Color Space Converter가 갖는 4개의 곱셈기를 U신호를 위한 곱셈기와 V신호를 위한 곱셈기를 설계하여 클럭을 분주하여 계수를 곱하는 방식으로 2개로 줄여 설계하였다.

III. VHDL을 이용한 하드웨어 설계




그림 2. 설계한 회로의 전체 블록도

설계한 전체 블록은 그림 2와 같이 복합영상신호인 YUV 신호를 입력받아 ADI 알고리즘을 이용하여 De-Interlacing을 한 후에 보간된 영상을 Color Space Converter에서 입력받아 최종 출력 신호인 디지털 RGB 신호를 출력하는 회로이다.

1. ADI 알고리즘 블록 설계

그림 3은 ADI 알고리즘에 대한 블록도이다. 그림 3에서 보인 것과 같이 ADI 알고리즘은 기존의 공간 선형 필터를 최대한 이용하는 방법을 사용하고 있다.

ADI 보간 알고리듬을 적용한 Color Space Converter 칩 설계에 관한 연구




그림 3. ADI 블록도

ADI 알고리즘 블록의 구성을 크게 분류하면 ELA 알고리즘 블록과 ZOI 알고리즘 블록, 윤곽선 방향 결정 블록으로 크게 나눌 수 있다. ELA 블록에는 가/감산기와 절대값 계산기, MUX, 그리고 비교기 등으로 구성되어 있으며, 윤곽선 결정 블록은 감산기, 최대/최소 값 비교기 등으로 구성되어 있다.

2. Color Space Converter 블록 설계

Color Space Converter 블록은 크게 전처리 블록, 행렬 연산 블록, 반올림 연산 블록으로 나눌 수 있다. 그림 4는 YUV 신호를 RGB 신호로 변환하는 블록도를 나타낸 것이다.




그림 4. YUV -> RGB 변환 블록도

전처리 블록은 음수 및 실수의 연산을 위해 Sign Bit에 1 Bit 지수 Bit에는 3 Bit를 침부하는 블록으로 8 Bit의 입력을 받아서 12 Bit를 출력한다. 행렬 연산 블록에서는 곱셈기의 수를 줄이기 위하여 U 신호와 V 신호에 대한 곱셈기를 설계한 후 클럭을 분주하여 계수를 곱하는 방식으로 설계하였다.(그림 5는 곱셈기에 대한 Floor Planning이다.)

곱셈기 블록에는 실수의 연산이 들어가기 때문에 입력신호와 계수의 지수부를 맞추어 주기 위한 회로도 침가되어 있다. 행렬 연산 블록의 출력은 연산된 결과에 영향을 주지 않는 범위에 소수점 3자리를 고려하여 결과는 13 Bit가 되며 음수의 표현은 2의 보수를 이용하여 표현하였다. 입력 신호에 대한 곱셈 및 덧셈에 대한 연산 결과는 실수 부분이 포함되어 RGB의 형식으로는 적합하지 않으므로 실수

연산결과에 대한 반올림 블록을 추가하여 최종 RGB 신호를 출력하도록 설계하였다.




그림 5. 곱셈기의 Floor Planning

그림6은 VHDL을 이용하여 설계한 Color Space Converter의 Floor Planning을 나타낸 것이다.




그림 6. Color Space Converter의 Floor Planning

IV. 시뮬레이션 결과




그림 7. ADI 알고리즘 블록의 시뮬레이션 결과

그림 7은 ADI 설계 블록의 출력 시뮬레이션 결과치를 보여주고 있으며, 시뮬레이션 출력 값들은 각각의 주변화소 값의 상관관계에 따라 다른 보간 방법을 사용하여 보간 됨을 알 수 있다.




그림 8. 전처리 블록의 시뮬레이션 결과

그림 8은 Color Space Converter에서 전처리 블록의 시뮬레이션 결과를 나타낸 것으로 8 Bit의 입력에 Sin Bit 및 지수 Bit가 첨가됨을 알 수 있다. 그림 9는 행렬 연산 블록의 시뮬레이션 결과를 보여주고 있으며 지수 Bit를 포함한 아주 큰 값을 나타내고 있다.




그림 9. 행렬 연산 블록의 시뮬레이션 결과

표 2는 Color Space Converter 블록에 대한 컴퓨터 시뮬레이션 결과와 하드웨어 설계 시뮬레이션에 대한 결과값을 비교한 것이다.

	Computer Simulation			Hardware Design		
	R	G	B	R	G	B
White	235	235	235	235	235	235
Black	16	16	16	16	16	16
Red	236	12	15	236	12	15
Green	15	243	15	15	242	15
Blue	16	12	237	16	12	237
Yellow	234	234	14	234	238	14
Cyan	16	239	236	16	239	236
Magenta	235	7	235	235	7	235

표 2. YUV에서 RGB의 변환 결과 비교

일부 변환하는 과정에서 4%미만의 오차가 발생한다. 이것은 소수점 연산에 의한 반올림 블록에 대한 오차로서 시

각적 판단에 의한 이미지의 인식에 큰 영향을 주지 못함으로 무시하여도 상관이 없다.

V. 결론

본 논문에서는 기존의 ELA 알고리즘이 가지고 있는 단점을 개선한 ADI 알고리즘을 적용하여 영상을 보간 하였으며, De-Interlacing 후의 영상을 Color Space Converter를 이용하여 YUV 신호를 RGB 신호로 변환하는 블록을 설계함으로써 기존의 보간 알고리즘에 비해 최대 0.5 dB이 개선됨을 확인하였으며, De-interlacing과 Color Space Converter를 단일 칩화 함으로서 저가의 영상 시스템 구현 시에 비용절감 효과를 가져 올 수 있을 것으로 사료된다.

참 고 문 헌

- [1] 박노경, 배준석, “수평 및 수직 윤곽선을 개선한 적용 주사선 보간 알고리듬 및 구현” 한국전기 전자학회 1998-12, 2권2호 60-68.
- [2] Gerard de haan Erwin B.Bellers, “DE-INTERLACING VIDEO DATA”, SOURCE Proceedings of the International Conference on Consumer Electronics, 19970611 PUBLISHER(Country) IEEE(us), ISBN 0-7803-3734-4
- [3] Benjamin Gordon, "A Low-Power Multiplierless YUV to RGB Converter Based on Human Vision Perception", 1994, IEEE.
- [4] Crochier, R. E. "Interpolation and Decimation of Digital Signals - A Tutorial Review." Proc. of the IEEE, Vol 69, No. 3 March 1981.
- [5] A. Chiari, S. Miceli, "Conversion of video signals from YUV to RGB representation in the digital domain, "Proc. of the 2nd Intnl Workshop on Signal Processing of HDTV, L'Aquila, Italy, 1988.
- [6] Hentschel, C. "Comparison between Medium Filtering and Vertical Edge Controlled Interpolation for Flicker Reduction." IEEE Trans. on Consumer Electronics, Vol. 35, 1989.