고정길이 곱셈기를 이용한 Hilbert Transformer 구현

Implementation of Hilbert Transformer using Fixed-Width Multiplier

많은 멀티미디어와 DSP 응용에서 입력과 출력 데이터 길이가 같은 고정 길이 곱셈기가 요구된다. 고정 길이 곱셈기는 확률적인 추정에 근거한 적절한 보상 바이어스를 더해줌으로써 일반적인 병렬 곱셈기와 비교하여 50%의 면적을 줄일 수 있다. 본 논문에서는 CSD 곱셈기에 적합한 고정길이 곱셈기의 구조를 제시하고 전파 캐리 선택절차를 이용한 부호확장제거방법과 결합함으로서 새로운 곱셈기구현 방안을 제시한다. 이 곱셈기의 응용으로서 SSB/BPSK-DS/CDMA 전송방식에 사용되는 힐버트 트랜스포머를 43탭 FIR 필터로 구현하고 기존의 compensation 벡터 방법과 비교하여 약 34%의 부호확장 오버헤드를 줄일 수 있음을 보인다.