

[23-T19]

TiO₂/CeO₂ 구조에 있어 누설전류 특성 분석

배근학, 송영일, 정동근, 노용한*
성균관대학교 물리학과, *성균관대학교 전기전자컴퓨터공학부

TiO₂ 박막은 현재 게이트 산화막으로 쓰이고 있는 SiO₂에 비하여 유전상수가 매우 크므로 대체 산화막 물질로 많이 연구되고 있다. 그러나, 박막의 결정성에 따른 큰 누설전류 특성 때문에 반도체 소자에 응용하기에 어려움이 있다. 본 실험에서는 얇은 CeO₂층을 TiO₂막 위에 증착하거나 TiO₂와 Si 기판사이에 증착하였을 경우의 전류밀도 특성의 변화를 관찰하였다.

CeO₂층은 Rf-magnetron 스퍼터링 방법을 사용하여 증착하였으며, TiO₂층은 titanium (IV) iso-propoxide (Ti(OCH(CH₃)₂)₄ : TTIP)와 O₂를 precursor로 사용하여 CVD 법으로 증착하였다. 증착된 막은 900도, O₂ 분위기에서 급속열처리 (RTA)를 하였다. 일반적으로 게이트 전극으로 사용되는 Al의 경우 유전체 물질과의 계면 반응에 의하여 Al₂O₃ 산화막이 형성될 수 있기 때문에 Pt를 게이트 전극으로 이용한 metal-insulator-semiconductor (MIS) 구조를 만들어 Capacitance-voltage (C-V) 및 current-voltage (I-V) 측정을 하였다. Transmission electron microscopy (TEM)과 Auger electron spectroscopy (AES)를 이용하여 증착된 박막의 두께와 TiO₂/CeO₂ 계면 영역을 살펴보았다.

AES 분석을 통하여 열처리 후 CeO₂/TiO₂ 경계에서 Ti와 Ce가 주목할 만큼 혼합되었음을 볼 수 있었다. 열처리를 수행한 박막의 accumulation 영역에서의 누설전류밀도를 살펴보면, TiO₂/Si 구조의 경우 $4.47 \times 10^{-4} \text{A/cm}^2$, CeO₂/TiO₂/Si 구조의 경우 $7.30 \times 10^{-7} \text{A/cm}^2$, 그리고 TiO₂/CeO₂/Si 구조의 경우 $1.16 \times 10^{-7} \text{A/cm}^2$ 의 값을 가졌다. 산소 분위기에서의 열처리를 통한 실리콘 기판에 형성된 계면 산화막의 특성 개선보다는 CeO₂층과 TiO₂층의 혼합 영역에 의한 누설전류의 개선이 큰 것으로 사료된다.