

보조 공진 DC 링크 스너버형 컨버터와 3상 전압형 인버터의 전력손실분석

김주용 · 문상필 · 김영문* · 이현우 · 서기영
경남대학교 · 마산대학*

Auxiliary resonant DC Link and power loss analysis of three phase voltage type inverter

J.Y.Kim · S.P.Mun · Y.M.Kim · H.W.Lee · K.Y.Suh
Kyungnam University · Masan College

Abstract - This paper proposes a new prototype auxiliary resonant DC link(ARDCL)snubber circuit and deals with its power loss on the basis of actually measured conduction loss characteristic of switching device module. Voltage type soft switching three phase inverter using proposed ARDCL snubber circuit is presented along with its performance evaluations. And, the power loss analysis of three phase hard and soft switching inverter are carried out from the point of simulation and experimental results.

1. 서 론

최근 영전압, 영전류에 의한 소프트 스위칭 전력변환 기술은 전력변환 장치의 고주파에 대해 파워 반도체 스위칭 디바이스의 전력손실의 증대, 전자노이즈, 필터 리액터 등에 대한 해결책으로서 주목을 받고 있으며 이러한 반도체 전력변환장치의 소프트 스위칭 회로기술로서 크게 보조공진 직류링크 (ARDCL : Auxiliary resonant DC Link)방식과 보조공진 교류링크 (ARACL : Auxiliary resonant AC Link)방식으로 나눌 수 있다. 이중에서 공진 스너버에 의한 ARDCL 방식은 다른 방식에 비해 부품 수가 적고, 회로구성이 간단하여 소용량 무정전전원장치나 CVCF 인버터와 계통 연계된 시스템, 그리고 고역률 액티브 컨버터, AC 서보 드라이브와 DC브러시리스모터 구동형 VVVF 인버터 등에 적용되어지고 있지만 보조 회로의 공진 소프트방식이 하드 스위칭 방식에 비해 전류기간이 길어 인버터 변조율의 상한의 한계가 발생하며, 회로의 도통손실이 시스템 전체를 고효율화로 동작시키는데 문제점이 발생한다. 이러한 문제점을 해결하기 위해서 본 논문에서는 보조 공진 DC 링크 회로와 3상 전압형 인버터 회로를 제안하고자 하며, 제안한 회로에서 발생하는 전력 손실을 분석하고자 한다. 그리고 회로의 도통손실을 저감시켜 고효율화를 이루기 위한 방법을 제안하고자 한다. 또한 공간 전압 백터 변조방식을 적용한 소프트 3상 전압형 인버터의 전력 변환율의 특성을 나타내고자 한다. 이러한 모든 사항은 실험 및 시뮬레이션 결과에 의해서 그 타당성을 증명하고자 한다.

2. 본 론

2.1 회로구성 및 해석

그림 1은 제안한 보조공진 DC 링크 회로와 3상 전압형 인버터를 이용한 전체 회로를 나타낸 것이다. 본 회로는 직류전원전압 V_s 와 ARDCL 스너버회로, 3상 인버터, 3상 저역통과 필터, 3상 저항부하로 구성되며, 전류 원 I_0 는 공간전압 백터 변조를 이용하여 샘플링 주기 T_s 내에서 전류등가모델을 나타낸 것이며, S_{INV} / D_{INV} 는 인버터의 브리지 상·하 암(Arm)의 스위치 각 상을 의미

한다. 그리고 인버터 주 회로의 각 스위칭은 파워 디바이스를 병렬로 접속시켰으며, C_d 은 부분 공진이 일어나는 커패시터으로서 S_{INV} / D_{INV} 의 출력 기생용량이 일부 포함되어져 있다. 일반적으로 스위칭 패턴의 폴스 폭은 전압베타 보상법을 이용하여 Open-loop시에 있어서 성능이 높은 과형을 유도하여 제어하지만 소프트 스위칭의 스위칭 전류기간이 기존의 하드 스위칭 방식보다 지연시간이 큰 경우에는 전압벡터의 보상이 되지 않는 단점이 발생한다.




그림 1. 제안한 보조공진 DC 링크회로와 3상 전압형 인버터
Fig. 1. Three-phase voltage type inverter and proposed ARDCL snubber circuit




그림 2. 보조공진 직류 링크 스너버회로의 제어신호 시스템
Fig. 2. Control signal system of ARDCL snubber circuit




그림 3. 보조 스위치의 게이트 폴스 신호와 각 부의 동작
Fig. 3. Operation of each part and auxiliary switch gate pulse signal

이러한 문제점을 해결하기 위해 본 논문에서는 인버터 회로에 마이크로 프로세스(Microprocessor 80196KC) 제어시스템을 사용하여 스위칭의 패턴방식을 공간벡터로 변조하는 방법으로 출력벡터를 산출하여 스위칭 패턴과 필스 폭을 제어하였다. 그림 2는 ARDCL회로의 제어신호 시스템을 나타낸 것이다. 그림 3은 보조 스위치의 게이트 신호와 각 부의 동작모드를 나타낸 것이다.

2.2 실험 결과 및 고찰

표 1. 제안한 시스템의 회로 정수
Table. 1. Circuit parameters of proposed system

| ▶ 보조 공진 DC 링크 회로부 | | |
|-------------------|--------------------------|-----------------|
| 직류전압 | V_s | 200[V] |
| 공진 콘덴서 | C_r, C_d | 120[nF], 75[nF] |
| 동작 주파수 | f_s | 24[kHz] |
| 공진 인덕터 | L_r | 10[μH] |
| 공진 인덕터 내부저항 | R_r | 0.2[Ω] |
| IGBT정격 | V_{ce} | 600[V] |
| | I_c | 75[A] |
| ▷ 3상 전압형 인버터부 | | |
| 캐리어신호주파수 | f_r | 8[kHz] |
| 출력 주파수 | f_0 | 60[Hz] |
| 필터용 인덕터 | L_{f1}, L_{f2}, L_{f3} | 560[μH] |
| 필터용 인덕터 내부저항 | R_f | 450[mΩ] |
| 필터용 콘덴서 | C_{f1}, C_{f2}, C_{f3} | 40[μF] |
| 튜티율 | D | 25[%] |
| 3상 부하(Δ결선) | R_L | 25~8[Ω] |



(a)



(b)

그림 4. 3상 전압형 인버터의 출력선간 전압의
실험 파형
(a) 하드 스위칭
(b) 소프트 스위칭
Fig. 4. Experimental waveform of output line voltage
for three phase voltage type inverter
(a) Hard switching
(b) Soft switching

표 1은 실험에 사용된 회로의 정수를 나타낸 것이다. 3상 전압형 인버터의 전력 손실의 특성 분석은 실험에 의한 결과에 의해 회로에 적용하였으며, 실험에 사용된 IGBT 모듈(600V-75A)의 도통 손실의 특성 값은 공진 리액터 내부저항의 실측값을 사용하였다. 그림 4는 3상 전압형 PWM 인버터 동작 때의 출력 선간 전압의 실험 파형을 나타낸 것이다. 그림 4에서 (a)는 하드 스위칭 일 때의 부하 선간 전압의 실험 파형이며, 그림(b)은 소

프트 스위칭일 때의 부하 선간 전압의 실험 파형을 나타내고 있다. 그림 5는 제안한 ARDCL 스너버 회로부를 기본동작 시켰을 때의 공진 커페시터 전압의 파형과 공진 인덕터 파형, 스위치의 전압, 전류의 파형을 나타내고 있다. 그림 5에서 알 수 있듯이 DC 모션전압이 제로전압 기간일 때 스위칭 패턴을 변화시키면 주 회로 부의 스위치가 ZVS를 실현하게 된다. 그리고 보조스위치는 ZVS/ZCS로 터-오프 하는 것을 확인할 수 있다.




그림 5. 제안 보조공진 DC 링크 회로의 실험 파형
(a) 직류 모션전압
(b) 공진 인덕터 전류
(c) 스위칭 파형(S1)

Fig. 5. Experimental waveforms of the proposed ARDCL snubber circuit
(a) DC bus-line voltage
(b) Resonant inductor current
(c) Switching waveform(S1)




그림 6. 인버터 주스위치의 터-온시 스위칭 파형
Fig. 6. Switching waveform of main switch
inverter at turn-on

일반적으로 전력손실이 상승하였을 때 공진 리액터의 내부저항에 의한 손실이 저하되는 원인은 몇 가지로 들 수 있는데 먼저 공진 커페시터 C_d 에서 부하 측에 흐르는 전류가 증가되어, 공진 리액터 L_r 에 흐르는 전류가 감소되기 때문이다. 그리고 ARDCL회로방식의 정상상태에서 보조 스위치 S1이 ON될 때 발생하는 전력의 손실이 크므로 전력용량에 대해서 전체적인 전류값이 낮아진다. 이러한 손실 저하 원인을 해결하고자 부분공진 회로를 삽입하여 부하 전류값에 대해서 초기전류를 일정하게 함으로서 공진 초기 전류값을 제어하였다.

그림 6은 스위치 편-온 시의 스위치 양단간의 전압, 전류의 실험 과정을 나타낸 것이다. 그림 7은 콜렉터 전류값에 대한 편-온시의 전력 손실량을 나타낸 것이다. 그림 8에 콜렉터 전류값에 대한 편-오프시의 전력 손실량을 나타낸 것이며, 그림 9은 애노드 전류에 대한 다이 오드 트리거 회복전류(回復電流)에 의한 전력 손실량을 나타낸 것이다. 그림 7, 8, 9에 나타낸 인버터의 스위칭의 손실분은 제안한 회로에서 측정된 데이터를 할수로 표현하여 나타낸 것이다. 그림 10은 ARDCL 스너버 회로부의 입력전력과 효율의 특성을 나타낸 것이다. 그림 10에 나타낸 것처럼 전력효율은 전력용량에 대해서 오른쪽으로 올라가는 특성을 가지며, 전력영역에서 제안한 회로는 고효율 98.2[%]로 동작되는 것을 확인하였다. 그림 11은 보조공진 DC링크 회로 부의 IGBT모듈과 공진 리액터의 내부저항, 테일 전류에 발생하는 전력손실을 분석한 결과를 나타낸 것이며, 그림 12는 3상 전압형 인버터의 입력전력에 대한 효율의 특성을 나타낸 것이다. 그림 13은 소프트 스위칭시의 전력 손실을 나타낸 것이다. 그림 13에서 알수 있듯이 ARDCL 회로부의 손실이 전체 손실의 50[%]를 차지하는 것을 확인할 수 있다. 이러한 손실을 감소하기 위해서 DC 모션의 제로전압 헬드제어(hold control)기능과 로스레스 스너버 콘덴서의 동작기능을 조합하여 시스템을 구성함으로서 효율을 향상시켰다.




그림 7. 편-온시의 스위칭 손실량
Fig. 7. Switching loss value at turn-on




그림 8. 편-오프시의 스위칭 손실량
Fig. 8. Switching loss value at turn-off




그림 9. 회복전류에 의한 스위칭 손실량
Fig. 9. Switching loss value by recovery current




그림 10. ARDCL회로의 입력전력과 효율의 특성
Fig. 10. Characteristic of input power and efficiency at ARDCL circuit




그림 11. 보조공진 DC링크 회로의 전력 손실분석
Fig. 11. Power loss analysis of ARDCL circuit




그림 12. 인버터의 입력전력과 효율의 특성
Fig. 12. Characteristic of input power and efficiency at inverter




그림 13. 소프트 스위칭일 때의 전력손실 분석
Fig. 13. Power loss analysis of soft switching

3. 결 론

본 논문은 제안한 보조 공진 DC링크 회로와 3상 전압형 인버터를 이용한 시스템의 전력 손실을 분석한 결과를 나타낸 것이다. 그리고 출력전압의 공간벡터기법에 의해서 전류의 기간을 보상한 3상 전압형 소프트 스위칭 인버터를 동작시켜 출력전압의 파형 및 역률, 전력손실을 개선시켰다. 또한 ARDCL 회로부의 동작 회수를 감소시켜 고효율화를 이루었다. 이러한 모든 사항은 시뮬레이션과 실험결과에 의해서 그 타당성을 확인하였다.

(참 고 문 헌)

- [1] D.M.Divan, "The Resonant DC Link Converter - A New Concept in Static Power Conversion", Conf. Rec. of IEEE Ind. Appl. Soc. Anun. Meeting, pp. 648-650, 1986.
- [2] 長井, 佐藤, 伊東, 森田, "高効率・低ノイズDCリンク共振三相インバータと轉流制御", 電學論 D, 120-D, VOL 3, pp.417-422.
- [3] 佐藤, P. A. Dahono, 片岡, "共振 DC リンクインバータの損失算定法", 電學論 D, 112-D, 10, pp.950-958.
- [4] 岡士, "チータ可變速ドライブにおける應用例について", 電氣學會雑誌, Vol. 110, pp.653-655, 1987.
- [5] V. R. Stefanovic, "Curent Development in AC Drives", IPEC-Tokyo'90, pp382-390, 1990.
- [6] 黒川, 小西, 岩岡, 中岡, "三相 電壓形ソフスイッチングインバータの損失分析と高性能化の検討" SPC-99-102, 1999.