

LPE 방법으로 제작된 InGaAsP/InP PBH-LD의 누설전류해석

최미숙 · 김정호 · 홍창희

한국해양대학교 전자/정보통신공학부

The analysis of leakage current of InGaAsP/InP PBH-LD fabricated by LPE

Mi-suk Choi · Jung-Ho Kim · Tchang-Hee Hong

Korea Maritime University Division of Radio and Information Communication Engineering

E-mail : ssuk21c@hanmail.net

요 약

본 연구에서는 수직형 LPE 장치를 이용하여 meltback 방법으로 제작된 PBH-LD에 대한 누설전류를 해석하였다. PBH-LD에서 활성층 이외의 p-n 다이오드와 p-n-p-n 전류차단층과 같은 누설경로에 따른 이들의 영향을 조사하였다. 이러한 누설전류의 영향을 알아보기 위해 누설 폭이 "0" 일 때와 누설 폭이 W_l 일 때를 비교하였다. 그 결과 누설 폭에 따른 임계전류는 누설 폭을 줄이거나, 고유저항 (ρ_l / ρ_a)비를 증가시켜줌으로써 임계전류가 낮아짐을 확인하였다. 본 연구에서 제작된 LD의 경우 활성층의 폭 W_a 가 약 $1.4\mu\text{m}$ 이고 누설 폭이 약 $0.6\mu\text{m}$ 로, 제작된 LD의 cavity length와 임계전류를 비교해 본 결과 고유저항비가 약 0.5일 때 누설 폭에 따른 계산된 임계전류값과 실제 제작된 PBH-LD의 임계전류값이 일치함을 확인하였다. 따라서, 제작된 PBH-LD의 p-InP 차단층의 도핑농도를 10^{18} cm^{-3} 에서 10^{17} cm^{-3} 으로 줄여 누설영역의 저항을 크게 함으로써 누설전류를 더 줄일 수 있으리라 생각된다.

ABSTRACT

In this study, we fabricated the PBH-LD by meltback method using the LPE. The PBH-LDs are analyzed the leakage current that flows through leakage current path like the p-n diode and p-n-p-n current blocking layer. We observed the variation of threshold current with the leakage width W_l . As a consequence, we confirmed that the threshold current became low in the decrease of the leakage width and in the increase of the ratio of specific resistivity of leakage region to active region. We also compared between the calculated threshold current in the absence of leakage region and the measured threshold current in the device. As a result, the ratio of specific resistivity was about 0.5 in the measured LDs, which have the width of a active layer of $1.4\mu\text{m}$ and leakage width of $0.6\mu\text{m}$.

키워드

PBH-LD, leakage current, specific resistivity, LPE

1. 서 론

InGaAsP/InP PBH-LD는 낮은 임계전류, 단일 횡 모드 동작, 선형 광출력, 좁은 선폭 등의 특징을 가지고 있다[1]. 다른 종류의 LD에 비해 낮은 임계전류를 가지고 있지만, 활성층 이외의 p-n 다이오드와

p-n-p-n 사이리스터와 같은 누설경로를 가지므로 높은 주입 전류에서는 이들의 영향으로 레이저 다이오드의 성능에 나쁜 영향을 미친다. 본 연구에서는 수직형 LPE 장비를 이용하여 meltback 방법과 wet 에칭으로 메사를 형성하고 활성층 양측에 전류 차단층 p-n-p-n 구조를 가진 PBH-LD를 제작하였다. 이러한 구조를

통해 누설 폭이 "0"일 때와 W_L 일 때로 나누어 누설 전류의 영향을 알아보고자 한다.

II. 본 론

그림 1은 본 연구에서 제작한 PBH-LD의 단면구조와 등가 회로에 대한 그림이다.




그림 1 (a) PBH-LD의 단면 구조
(b) PBH-LD의 등가 회로

그림 1(a)에서 I_{L1} 은 다이오드 누설성분으로 그림 1(b)의 D_L , 즉 p-InP 차단층과 n-InP 기판으로 구성된 p-n 순방향 바이어스 동종접합을 통해 흐르는 전류를 나타낸다. 그리고 I_{L2} 는 사이리스터 누설 성분으로 그림 1(b)의 Q1과 Q2인 p-InP클래드층, n-InP 차단층, n-InP 기판 즉 p-n-p-n 사이리스터를 통해서 흐르는 전류이다.

그림 1(b)에서 I , I_a , R , 그리고 R_L 은 각각 총 주입전류, 활성층의 주입 전류, LD의 직렬저항, 그리고 누설 경로의 저항을 나타낸다. 등가회로에서 다이오드

와 사이리스터를 통해 흐르는 누설 전류를 결정하는 주요 파라메타는 누설 저항 R_L 이고, 이는 $1/W_L$ 에 비례한다.

발진 임계전류는 발진 임계전류밀도에 활성층의 폭(W)과 길이(L)의 곱인 면적을 곱하여 얻을 수 있다[2].

$$I_{th0} = \left(\frac{WL J_0 N_w}{\eta_i} \right) \exp \left(\frac{\alpha_{int} + \frac{1}{L} \ln \left(\frac{1}{R} \right)}{\beta J_0 N_w \Gamma_w} \right) \quad (1)$$

식 (1)에서 활성층에 대한 발진 임계전류 I_{th0} 는 공진기 길이에 따라 선형적으로 증가함과 동시에 지수적으로 감소함을 알 수 있다.

그러나 실제로 동작하는 LD의 경우 p-n-p-n 사이리스터는 "off" 상태이므로, 그림 2는 그림 1의 등가 회로를 보다 간단하게 하여 총 주입전류 대 활성층 영역으로 주입되는 전류의 관계를 알아보았다. 그리고 LD의 특성을 측정할 경우 온도 제어장치에 의해 일정한 온도를 유지하므로, 이 등가 회로에서는 온도에 대한 영향을 고려하지 않았다. 따라서 활성층으로 주입된 전류와 누설 경로를 통한 누설전류만을 고려한 임계전류의 변화를 알아보았다.




그림 2. (a) PH-LD의 단면 구조
(b) 단순화시킨 등가 회로

그림 2(b)에서 주입되는 총 전류 I 는 식 (2)와 같이

활성층으로의 전류 I_a 와 누설 경로를 통한 전류 I_L 로 표현될 수 있다.

$$I = I_a + I_L \quad (2)$$

또 그림 2(b)에서 병렬로 연결되어 있는 등가회로의 저항은 식 (3)으로 표현될 수 있다.

$$R = \rho \frac{L}{A} \quad (3)$$

그러므로, $R_a = \rho a d / (W a L)$, $R_L = \rho l d / (W_{min} L)$ 이므로, I_a 와 I_L 을 다시 정리하면 식 (4),(5)와 같다. ρa 와 ρl 은 각각 활성층과 p-InP 차단층의 고유저항을 나타낸다. 그리고 d 는 적분을 하는 구간의 n-InP층 두께이다.

$$I_a = \frac{L}{\rho_a} \frac{W_a}{d} V \quad (4)$$

$$I_L = 2 \frac{L}{\rho_l} \frac{W_{min}}{d} V + 2 \int_{W_{min}}^{W_{max}} \frac{L V}{\rho l} \frac{1}{\sqrt{d^2 + x^2}} dx \quad (5)$$

따라서, 식 (4), (5)를 식 (2)에 대입하고 양변을 I_a 로 나누면 총 주입전류에 대한 활성층에 흐르는 주입전류의 비를 식 (6)으로부터 구할 수 있다.

$$\frac{I}{I_a} = 1 + 2 \frac{W_{min}/W_a}{\rho_l/\rho_a} + \int_{W_{min}}^{W_{max}} \frac{\rho_a}{\rho_l} \frac{d}{\sqrt{d^2 + x^2}} dx \quad (6)$$


그림 2(b)와 식 (6)에서 총 주입전류 I 가 누설 폭을 가지는 LD의 임계전류이고, 활성층으로 주입되는 전류 I_a 는 누설 폭이 없는 LD의 임계전류라고 한다면 I_a 는 I_{th0} 와 같다고 볼 수 있으므로 식 (6)을 다음과 같이 바꾸어 표현할 수 있다.

$$I_{th} = \left(1 + 2 \frac{W_{min}/W_a}{\rho_l/\rho_a} + \int_{W_{min}}^{W_{max}} \frac{\rho_a}{\rho_l} \frac{d}{\sqrt{d^2 + x^2}} \right)$$


$$dx \cdot \left(\frac{W L J_0 N_w}{\eta_i} \right) \exp \left(\frac{\alpha_{int} + \frac{1}{L} \ln \left(\frac{1}{R} \right)}{\beta J_0 N_w \Gamma_w} \right) \quad (7)$$

여기에서, LD의 총 임계전류를 I_{th} , 누설 폭이 없을 때의 임계전류를 I_{th0} 로 다시 표기한다.


식 (7)을 이용하여 InGaAsP 활성층과 p-InP 층의 고유저항을 정확하게 계산하기는 어려우므로 이 값을 변수로 하여 ρ_l/ρ_a 의 값이 0.3, 0.4, 0.5일 때 누설 폭의 변화에 따른 활성층 길이에 대한 임계전류값을 그림 3의 (a), (b), (c)에 각각 나타내었다. 또 제작된 LD가 $W_a=1.4\mu m$, $W_L=0.6\mu m$ 의 값을 가짐에 따른 공진기 길이에 대한 측정된 임계전류 값을 점(■)들로 나타내었다. 그림 3에서 보면 측정된 LD의 임계전류와 누설 폭이 없을 때의 임계전류를 비교했을 때, $\rho_l/\rho_a=0.5$ 인 값과 비슷하게 나타났다. 그리고 누설 폭을 줄이거나 고유저항 비를 크게 하면 임계전류는 감소한다는 사실을 알 수 있었다. 이런 결과를 통해서 제작된 PBH-LD에서 처럼 누설 폭이 $0.6\mu m$ 정도의 값을 가지더라도 고유저항 비를 크게 하면 임계전류가 낮아짐을 알 수 있다



(a)




(b)




(c)

그림 3. ρ_1/ρ_s 의 변화에 따른 임계전류의 변화


앞의 내용을 바탕으로 고유저항 비의 값을 0.8, 1.0, 2.0, 5.0, 10으로 변화하였을 때 이에 따른 임계전류의 변화를 그림 4에 나타내었다. 그림 4에서처럼 고유저항 비를 크게 하면 누설 영역의 저항을 크게 하는 것이 되므로 전류는 활성층으로 더 많이 흐르게 되어 누설전류가 줄어들게 됨을 알 수 있다.



(a)



(b)



(c)

그림 4. $W_L=0.6\mu\text{m}$ 일 때의 임계전류

또 그림 5에서는 제작된 LD 누설 폭을 줄이면 임계전류가 줄어들게 되므로 누설 폭이 $0.4\mu\text{m}$, $0.2\mu\text{m}$, $0.1\mu\text{m}$ 인 경우, 임계전류의 변화를 나타내었다. 그림 5에서 보는 것처럼 누설 폭이 작으면 작을수록 임계전류가 누설 폭이 "0"일 때의 임계전류인 I_{th0} 에 접근함을 알 수 있다.

그림 5. 누설 폭에 따른 임계전류

V. 결 론

본 연구에서 LPE 방법으로 제작된 PBH-LD를 등가회로로 간략화하여 누설 경로의 폭에 따른 임계전류의 변화를 조사하였다. 공진기 길이에 따라서 누설 폭을 달리하면서 임계전류의 변화를 확인해 본 결과, 누설 폭을 줄이거나 고유저항 비를 크게 하면 임계전류가 낮아진다는 것을 확인하였다. 또, 누설 폭이 없는 경우의 계산된 임계전류와 누설 폭을 가지는 PBH-LD의 측정된 임계전류를 비교했을 때, 측정된 LD의

활성층 폭 $W_a=1.4\mu\text{m}$, 누설 폭은 약 $0.6\mu\text{m}$ 로서, 고유저항 비는 약 0.5와 비슷함을 확인하였다. 보다 낮은 임계전류를 가지는 PBH-LD를 제작하기 위해서는 각 층의 성장과정에 있어서 정밀한 성장 시간 및 성장 온도의 제어를 통해서 누설 폭을 최소화하여야 할 것이다. 또한, LPE방법으로 제작된 PBH-LD의 p-InP 차단층의 도핑 농도는 10^{18}cm^{-3} 이지만, 이 도핑 농도를 10^{17}cm^{-3} 으로 낮춘다면 더 낮은 임계전류값을 얻을 수 있을 것으로 기대된다.

참고문헌

- [1] RONALD J. NELSON, RANDALL B. WILSON, PHILLIP D. WRIGHT, PETER A. BARNES, AND NILOY K. DUTTA, "CW Electrical Properties of InGaAsP ($\lambda=1.3\mu\text{m}$) Buried-Heterostructure Lasers," IEEE J. Quantum Electron., vol. 17, no. 2, pp. 202~210, 1980.
- [2] 조호성, 박경현, 이중기, 장동훈, 김정수, 박기성, 박철순, 김홍만, 편광의 "응력완화 $1.3\mu\text{m}$ GaInAsP/InP Uncooled-LD의 다중양 자우물층과 SCH층 구조에 따른 동작특성," 대한전자공학회지, 제33권 A편 제7호, pp. 185-197, 1996