Proceedings of the Korea Information Processing Society Conference (한국정보처리학회:학술대회논문집)
- 2002.04b
- /
- Pages.1631-1634
- /
- 2002
- /
- 2005-0011(pISSN)
- /
- 2671-7298(eISSN)
Design of Embedded Memory Test System
내장 메모리 테스트 시스템 설계
- Kim, Ji-Hoo (School of Electrical & Electronics Engineering, Chung-Ang University) ;
- Youn, Dae-Han (School of Electrical & Electronics Engineering, Chung-Ang University) ;
- Song, Oh-Young (School of Electrical & Electronics Engineering, Chung-Ang University)
- Published : 2002.04.12
Abstract
본 논문에서는 PC상에서 내장 메모리를 테스트 할 수 있는 테스트 시스템을 구현하였다. 테스트상으로는 Synchronous DRAM을 사용하였고 내장 자체 테스트 회로에 10N March C 알고리즘을 적용, DSRAM, SRAM을 제어하는 테스트 시스템 제어기를 설계하였다. 본 테스트 시스템은 메모리 테스트 검증을 고가의 테스트 장비 없이 용이하게 하도록 설계되었다.
Keywords