

Y5V용 적층 칩 캐패시터를 위한 $(\text{BaCa})(\text{ZrTi})\text{O}_3$ 세라믹스 유전 특성

Dielectric properties of $(\text{BaCa})(\text{ZrTi})_3$ ceramics for multilayer ceramic chip capacitor using Y5V

윤중락*, 이석원**, 이현용***

* 삼화콘덴서 연구소, ** 호서대학교 전기제어공학부, *** 명지대학교 전기전자공학부
(Yoon Jung Rag, Lee Serk Won, Lee Heun Young)

Abstract

The dielectric properties for Ni electrode multilayer ceramic chip capacitor for Y5V has been studied with $(\text{Ba}_{0.93}\text{Ca}_{0.07})_m(\text{Ti}_{0.82}\text{Zr}_{0.18})\text{O}_2 + \text{MnO}_2 0.2\text{wt\%}, \text{Y}_2\text{O}_3 0.18\text{wt\%}, \text{SiO}_2 0.15\text{wt\%}$, glass frit 1 wt% composition. The m ratio in the range of 1.006 ~ 1.012 have dielectric constant 9,500 ~ 14,500 and insulation resistance 390 ~ 460 G Ω . Using the dielectrics, nikel electrode multilayer chip capacitor with Y5V, 104Z in EIA 0603 size specific capacitance were developed.

Key Words : Ni electrod, Dielectric constant, Insulation resistance.

1. 서 론¹⁾

최근 적층 칩 캐패시터의 소형화 및 고용량화 요구가 증대되고 있다. 적층 칩 캐패시터의 고용량화를 위해서는 전극간 두께를 얇게 하면서 내부 전극을 Ni로 적용하여 전극 충수를 늘여야한다. 적층 칩 캐패시터의 구성요소로서는 세라믹 분말, 내부 전극, 외부전극으로 구성되며 일반적으로 세라믹스는 고 유전율을 얻기 위하여 BaTiO_3 를 사용한다. 내부 전극을 Ni로 적용시 소결 중 Ni 내부전극을 산화를 방지하기 위하여 환원 분위기 소결이 필요하다. 반면 BaTiO_3 를

환원 분위기에서 소결시 격자내의 산소 이온이 산소 공공을 형성함으로써 TiO_2 가 Ti_2O_3 로 환원되어

삼화콘덴서 연구소
(용인시 남사동 북리 124)
Fax: 031-332-7661
E-mail : yoonjunrag@yahoo.co.kr

호평 전도가 일어나 반도체화 됨에 따라 절연 저항이 낮아진다. 따라서 Ni-적층 칩 캐패시터는 내환원성 조성의 개발이 중요하다. 환원 분위기에서 높은 절연저항을 유지하기 위해서는 Ti^{4+} 이온을 치환할 수 있는 첨가물로서 4가 보다 낮은 원자가를 지니며 이온 크기 비슷한 Mn, Cr 등이 있다. 본 논문에서는 BaTiO_3 계에서 EIA 규격으로 Y5V 특성을 가지는 원료를 얻기 위하여 $((\text{Ba}_{1-x}\text{Ca}_x)\text{O})_m(\text{Ti}_{1-y}\text{Zr}_y)\text{O}_2$ 조성 기본으로 glass frit 첨가 및 종류에 따른 유전 특성을 조사하였다. 본 조성을 택한 것은 천이 금속 산화물이 Ti 이온 자리를 치환하여도 비저항은 증가하지만 천이 금속 산화물의 첨가량, 소결온도 및 소결 분위기에 따라 Curie 점과 비저항의 경시 변화가 큰 단점이 있다. 따라서 본 논문에서는 Ca를 첨가하여 내환원성을 유지하면서 Zr을 첨가함으로서 Curie 점을 상온으로 이동할 수 있는 조성을 택하였다. 또한 glass frit를 첨가한 이유로는 1300°C 이하에서 소결되고 입계간에 액상을

형성하여 높은 비저항을 가지면서 유전체 두께가 5 um이하에서도 고신뢰성의 특성을 얻을 수 있는 적층 칩 캐페시터를 제작하기 위하여 첨가하였다.

2. 실험방법

본 논문에서 사용된 조성은 $(\text{Ba}_{0.93}\text{Ca}_{0.07})_m(\text{Ti}_{0.82}\text{Zr}_{0.18})\text{O}_2$ 로서 $m= 1.006, 1.009, 1.012$ 이고 주 원료는 BaCO_3 (SAKAI, 일본), CaCO_3 (SEALME TECH, 한국), TiO_2 (TOHO, 일본), ZrO_2 (고순도 화학, 일본)을 사용하여 조성에 맞게 청량하였다. 청량한 분말에 지르코니아 볼과 순수물을 넣은 후 24 시간 볼밀하였으며 건조한 분말을 1080°C 에서 2 시간 동안 하소하였다. 하소한 분말에 MnO_2 0.2wt%, Y_2O_3 0.18wt%, SiO_2 0.15wt% glass frit 1 wt%를 첨가한 후 하소 전과 동일하게 볼밀, 건조하였다. glass frit는 $(\text{Ba}_{0.4}\text{Ca}_{0.6})\text{SiO}_3$ 조성을 6시간 건식 혼합한 후 1400°C 에서 2시간 동안 용융하여 급속 냉각하였으며 볼밀로 60시간 분쇄하여 입자크기(D_{50})를 1.0 um로 조절하였다. 원료, solvent, PVB 바인더(B74001), 분산제 (M1201) 을 이용하여 2 step 혼합하여 슬러리를 만든 후 닥터브레이드를 이용하여 18 um의 green sheet를 제작하였다. green sheet을 적층한 후 압착하여 직경 10mm의 금형을 이용하여 절단하여 소성하여 유전 특성을 조사하였다. 적층 칩 캐페시터는 green sheet 위에 Ni 전극을 프린팅 한 후 적층, 압착, 절단하여 $1.6 \times 0.8 \times 0.6$ mm인 green 칩을 제작하였다. 적층 칩을 380°C 에서 48시간 바인더 탈지 후 그림 1의 소결 조건으로 소성하였다. 소성 중 산소분압은 $\text{N}_2-\text{H}_2-\text{H}_2\text{O}$ 를 이용하여 10^{-11} MPa로 1260°C 에서 하였으며 재산화는 1000°C 에서 10^{-7} MPa로 하였다. 유전율, 유전 손실, 온도특성은 1 KHz, 1 V_{rms}를 인가한 후 HP4192A로 측정하였으며 시편의 절연 저항은 High Resistance Meter (HP 4339B, Hewlett-Packard, USA)를 사용하여 100 [V]의 전압을 가하여 측정하였다.




그림 1. 소결 조건.

Fig.1. The pattern of sintering .

3. 결과 및 고찰

그림 2는 1280°C 에서 소결한 시편 표면 및 적층 칩 파단면의 미세구조로서 입경 크기가 3 - 5 um이고 전극 충간 두께가 13 um임을 볼 수 있다. 표면미세 구조를 보면 입경의 균일화를 볼 수 있으며 Ni 전극 두께는 1.5 um로 전극 상태가 양호하며 파단면에서의 기공이 거의 없음을 볼 수 있다.

그림 3은 m 변화 및 소결온도에 따른 유전율의 변화로서 m이 증가할 수록 유전율 13,500에서 11,800으로 감소하고 소결온도가 증가함에 따라 유전율이 증가함을 볼 수 있다. m변화에 따른 결과는 A/B비에 따라 격자 뒤틀림에 발생하여 큐리 온도가 움직임 결과로 예상되며 소결온도에 의한 영향은 결정립의 크기가 증가함에 따라 나타나는 결과로 예상된다.




그림 2. 적층 칩 캐패시터 표면 및 내부 구조

Fig. 2. SEM photographs of surface and internal for MLCC.




그림 3. m 및 소결 온도에 따른 유전율

Fig. 3. Dielectric constant as a function of sintering temperature and m ratio.

그림 4는 1280°C에서 소결한 시편의 m 변화에 따른 용량의 변화율로서 -30°C ~ 85에서 용량 변화율이 + 22 ~ - 82 %의 Y5V 특성을 만족시킬 수 있으며 m의 증가에 따라 큐리점이 오른쪽으로 이동하였다. m 증가에 따른 큐리점의 변화는 Ca 이온의 B-site 치환에 따른 영향으로 $Ba_{0.92}Sr_{0.08}Ti_{1-y}Ca_yO_{3-y}$ 유전체의 B-site Ca 첨가량에 따라 Ca mol%당 20°C의 감소 변화를 나타내었

다는 결과와 유사함을 볼 수 있다.^(1,2) 이와같은 결과는 큐리점의 감소가 Ca의 B-site 치환에 따른 현상으로 2가 이온이 Ti^{4+} 이온을 치환하는 경우 전하 보상을 위한 산소공공의 생성에 의한 격자 수축이 일어나 큐리점이 감소되는 것으로 예상된다.⁽³⁾




그림 4. m에 따른 용량 변화율

Fig. 4. Capacitance change ratio as a function of m ratio.

그림 5는 1280°C에서 소결한 시편의 m 변화에 따른 용량의 변화율로서 -30°C ~ 85 온도 범위에서의 손실변화율로서 m의 증가에 따라 감소함을 볼 수 있으며 고온 영역에서 손실 특성이 양호함을 볼 수 있다. 이와 같은 결과는 고용량 적층 칩 캐패시터 제작시 큐리점과 온도 영역을 고려하여 조성을 선택하여 함을 보여주고 있다.

4. 결론




그림 5. m에 따른 손실 변화율

Fig. 5. D.F. change ratio as a function of m ratio.

그림 6은 m 변화 및 소결온도에 따른 절연저항의 변화로서 EIA 규격인 100[G-ohm] 이상으로 규격을 만족함을 볼 수 있다. m 변화 및 소결온도에 의한 영향은 크게 나타나지는 않으나 m이 적을수록 증가하는 경향을 보이고 있다.




그림 6. m 및 소결온도에 따른 절연저항.

Fig. 6. Insulation resistance as a function of sintering temperature and m ratio.

Y5V용 내환원성 원료를 얻기 위하여 $(\text{Ba}_{0.93}\text{Ca}_{0.07})_m(\text{Ti}_{0.82}\text{Zr}_{0.18})_2$, $m = 1.006, 1.009, 1.012$ 를 기본 조성으로하여 실험한 결과 다음과 같은 결론을 얻었다.

- 1) m에 따라 유전율은 9,500 ~ 14,500을 얻을 수 있었으며 온도특성의 경우 Y5V 규격을 만족하였다.
- 2) m의 증가에 따라 유전율은 감소하는 경향을 보이나 유전손실은 양호한 특성을 보인다.
- 3) 절연저항의 경우 EIA 규격보다 우수한 특성을 나타내었으며 고 신뢰성을 가지는 적층 칩 캐퍼시터의 제작이 가능 할 것으로 예상된다.

【참고문헌】

- [1] Tsai-Fa Lin, Chen-Ti, and I-Nan "Influence of CaO addition on the electrical properties of BaTiO_3 ceramics," J. Appl. Phys., 67[2], pp. 1042-1047, 1990.
- [2] P.Hansen, D.Hennings, and H. Schreinemacher, "Dielectric Properties of Acceptor Doped $(\text{Ba,Ca})(\text{Ti,Zr})\text{O}_3$ Ceramics," J.Electrocerama, 2, pp. 85-94, 1998..
- [3] Hirokazu Chazono and Hiroshi Kishi, "dc-Electrical Degradation of the BT-Based Materials for Multilayer Ceramic Capacitor with Ni internal Electrode: Impedance Analysis and Microstructure," Jpn. J. Appl.Phys. Vol.40, pp. 5624-5629, 2001.